半導體器件及其制造方法
【專利摘要】本發明涉及半導體器件及其制造方法。本發明的目標是提供一種具有掩埋銅布線的半導體器件，該掩埋銅布線具有提高的可靠性。包括多孔低k膜的層間絕緣膜，在其布線溝槽中具有布線。該布線具有形成在布線溝槽的底面和側壁上的第一勢壘導體膜，形成在第一勢壘導體膜上的第二勢壘導體膜，和形成在第二勢壘導體膜上的且主要由銅組成的主導體膜。第一勢壘導體膜和第二勢壘導體膜由相同的導體材料制成，但第一勢壘導體膜的密度低于第二勢壘導體膜的密度。
【專利說明】半導體器件及其制造方法
[0001 ]相關申請的交叉參考
[0002]2015年4月16日提出的日本專利申請N0.的公開包括說明書、附圖和摘要，通過引用的方式將其作為整體合并于此。
技術領域
[0003]本發明涉及一種半導體器件及其制造方法，其能夠優選使用于例如具有掩埋銅布線的半導體器件及制造該半導體器件的方法。
【背景技術】
[0004]半導體器件的元件例如通過形成電路的多層布線結構來耦合。布線結構中的一種是掩埋布線結構。通過填充諸如布線溝槽或孔的布線開口形成該掩埋布線結構，通過鑲嵌技術用布線材料填充在絕緣膜中形成該布線溝槽或孔。
[0005]日本未經審查的專利申請公開N0.(專利文獻I)、日本未經審查的專利申請公開N0. (專利文獻2)、日本未經審查的專利申請公開N0.(專利文獻3)、日本未經審查的專利申請公開N0.2010-87352(專利文獻4)、日本未經審查的專利申請公開N0.2004-94274(專利文獻5)和日本未經審查的專利申請公開N0.2009-4633(專利文獻6)，描述了與掩埋布線有關的技術。日本未經審查的專利申請公開N0.平6(1994)-151815(專利文獻7)描述了與鋁基布線有關的技術。日本未經審查的專利申請公開N0.(專利文獻8)、日本未經審查的專利申請公開N0.2011-9642(專利文獻9)、日本未經審查的專利申請公開N0.2008-60316(專利文獻10)和日本未經審查的專利申請公開N0.2007-43018(專利文獻11)描述了與掩埋布線有關的技術。
[0006]專利文獻
[0007][專利文獻I]日本未經審查的專利申請公開N0.
[0008][專利文獻2]日本未經審查的專利申請公開N0.
[0009][專利文獻3]日本未經審查的專利申請公開N0.
[0010][專利文獻4]日本未經審查的專利申請公開N0.2010-87352
[0011][專利文獻5]日本未經審查的專利申請公開N0.2004-94274
[0012][專利文獻6]日本未經審查的專利申請公開N0.2009-4633
[0013][專利文獻7]日本未經審查的專利申請公開N0.平6(1994)-151815
[0014][專利文獻8]日本未經審查的專利申請公開N0.
[0015][專利文獻9]日本未經審查的專利申請公開N0.2011-9642
[0016][專利文獻10]日本未經審查的專利申請公開N0.2008-60316
[0017][專利文獻11]日本未經審查的專利申請公開N0.2007-43018

【發明內容】

[0018]甚至希望具有掩埋銅布線的半導體器件具有更高的可靠性。
[0019]通過本文描述和附圖，另一目的和新的特征將變得明顯。
[0020]根據一個實施例，半導體器件具有掩埋在層間絕緣膜的布線溝槽中的布線。該布線具有形成在布線溝槽的底面和側壁上的第一勢皇導體膜，形成在第一勢皇導體膜上的第二勢皇導體膜，和形成在第二勢皇導體膜上的主導體膜。該層間絕緣膜包括多孔低介電常數絕緣膜。主導體膜主要由銅組成，而第一勢皇導體膜和第二勢皇導體膜由相同的導體材料制成。第一勢皇導體膜的密度比第二勢皇導體膜的密度低。
[0021]根據另一實施例，半導體器件的制造步驟包括:(a)形成包括多孔低介電常數絕緣膜的層間絕緣膜的步驟，和(b)在該層間絕緣膜中形成布線溝槽的步驟。該制造步驟進一步包括:(C)在包括該布線溝槽的底面和側表面的層間絕緣膜上形成第一勢皇導體膜的步驟，(d)在第一勢皇導體膜上形成第二勢皇導體膜的步驟，和(e)在第二勢皇導體膜上形成主要由銅組成的主導體膜以使得隨之填充布線溝槽的步驟。該制造步驟進一步包括:(f)通過移除布線溝槽外面的主導體膜、第二勢皇導體膜和第一勢皇導體膜，和保留布線溝槽中的主導體膜、第二勢皇導體膜和第一勢皇導體膜，來形成掩埋在布線溝槽中的布線的步驟。第一勢皇導體膜和第二勢皇導體膜由相同的導體材料制成。第一勢皇導體膜的密度比第二勢皇導體膜的密度低。
[0022]根據上述實施例，能夠提供具有提高的可靠性的半導體器件。
【附圖說明】
[0023]圖1是第一實施例的半導體器件的不完整的橫截面圖；
[0024]圖2是在其制造步驟期間第一實施例的半導體器件的不完整的橫截面圖；
[0025]圖3是在圖2之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0026]圖4是在圖3之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0027]圖5是在圖4之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0028]圖6是在圖5之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0029]圖7是在圖6之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0030]圖8是在圖7之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0031]圖9是在圖8之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0032]圖10是在圖9之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0033]圖11是在圖10之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0034]圖12是在圖11之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0035]圖13是在圖12之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0036]圖14是在圖13之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0037]圖15是在圖14之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0038]圖16是在圖15之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0039]圖17是在圖16之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0040]圖18是在圖17之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0041]圖19是在圖18之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0042]圖20是在圖19之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0043]圖21是在圖20之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0044]圖22是在圖21之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0045]圖23是在圖22之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0046]圖24是在圖23之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0047]圖25是第一研究示例的半導體器件的不完整的橫截面圖；
[0048]圖26是第二研究示例的半導體器件的不完整的橫截面圖；
[0049]圖27是示出用于形成勢皇導體膜的濺射設備的一個示例的說明圖；
[0050]圖28是第二實施例的半導體器件的不完整的橫截面圖；
[0051]圖29是在其制造步驟期間第二實施例的半導體器件的不完整的橫截面圖；
[0052]圖30是在圖29之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0053]圖31是在圖30之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0054]圖32是在圖31之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0055]圖33是在圖32之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0056]圖34是在圖33之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0057]圖35是在圖34之后的制造步驟期間半導體器件的不完整的橫截面圖；
[0058]圖36是在圖35之后的制造步驟期間半導體器件的不完整的橫截面圖；和
[0059]圖37是在圖36之后的制造步驟期間半導體器件的不完整的橫截面圖。
【具體實施方式】
[0060]在下面的實施例中，為了方便起見如果必要，在將描述分成多個部分或實施例之后，再進行描述。除非另有明確規定這些部分或實施例并不是彼此無關的，但是它們中的一個可以是另一個的部分和全部的修改示例、細節、補充說明等。在下面的實施例中，當提到部件的數字(包括數目、數值、量、范圍等)時，該數字不限于特定數字，而是可以大于或小于該特定數字，除非另外明確指定或原則上明顯該數字限制于特定數字。此外，在下面的實施例中，不必說，構成的部件(包括部件步驟等)不總是必不可少的，除非另有特別指定或原則上明顯其是必不可少的。類似地，在下面的實施例中，當提到構成的部件的形狀、位置關系等時，也包括基本接近于或相似于其的形狀、位置關系等，除非另有特別指定或原則上明顯不被包括的。這也適用于上述數值、范圍等。
[0061]在下文中，將基于附圖描述實施例。在用于描述實施例的所有附圖中，具有相同功能的組件將用相同的附圖標記標示，并將省略重復描述。在下面的實施例中，原則上將不重復對相同或相似部分的描述，除非另有特別需要。
[0062]在用于下面實施例的附圖中，為了易于理解，即使是橫截面圖有時也沒有影線。為了易于理解，即使是平面圖也可以有影線。
[0063](第一實施例)
[0064]〈半導體器件的結構〉
[0065]參考附圖，將描述本實施例的半導體器件。本實施例的半導體器件具有掩埋的銅布線。
[0066]圖1是本實施例的半導體器件的不完整的橫截面圖。
[0067]為了簡化附圖，圖1由此省略了其中具有布線Ml的布線層下方的多層結構和勢皇絕緣膜B2上方的多層結構。
[0068]本實施例的半導體器件具有在半導體襯底(對應于隨后將要描述的半導體襯底SB)上具有多個布線層的布線結構(多層布線結構)，并具有掩埋的銅布線作為布線結構。
[0069]在下文中，參考圖1，將具體描述本實施例的半導體器件。
[0070]本實施例的半導體器件具有半導體襯底(對應于隨后將要描述的半導體襯底SB)，和形成在半導體襯底(SB)上的并具有多個布線層的布線結構。這種布線結構包括層間絕緣膜ILl、掩埋在層間絕緣膜ILl中的布線Ml、形成在層間絕緣膜ILl上的以覆蓋布線Ml的勢皇絕緣膜B1、形成在勢皇絕緣膜BI上的層間絕緣膜IL2、掩埋在層間絕緣膜IL2中的布線M2，和形成在層間絕緣膜IL2上的以覆蓋布線M2的勢皇絕緣膜B2。
[0071]這意味著，本實施例的半導體器件具有形成在半導體襯底(對應于隨后將要描述的半導體襯底SB)上的層間絕緣膜IL1、掩埋在層間絕緣膜ILl中的布線M1、形成在層間絕緣膜ILl上的以覆蓋布線Ml的勢皇絕緣膜B1、形成在勢皇絕緣膜BI上的層間絕緣膜IL2，和掩埋在層間絕緣膜IL2中的布線M2。
[0072]層間絕緣膜IL2具有在其上的勢皇絕緣膜B2以覆蓋布線M2。勢皇絕緣膜B2能夠具有在其上的另一層間絕緣膜或布線，但在這里省略了其圖示說明和描述。
[0073]在構成布線結構的多個布線層中，布線Ml是任意布線層的布線，而布線M2是直接在其中具有布線Ml的布線層上方的布線層的布線。
[0074]層間絕緣膜ILl具有在其中的至少一個掩埋布線Ml，并且實際上它具有在其中的多個掩埋布線Ml。層間絕緣膜IL2具有在其中的至少一個掩埋布線M2，并且實際上它具有在其中的多個掩埋布線M2。
[0075]布線Ml是掩埋在布線溝槽TRl中的布線，該布線溝槽TRl形成在層間絕緣膜ILl中，并且布線Ml是通過鑲嵌工藝形成的鑲嵌布線(鑲嵌掩埋布線)。布線M2是掩埋在布線溝槽TR2中的布線，該布線溝槽TR2形成在層間絕緣膜IL2中，并且布線M2是通過鑲嵌工藝形成的鑲嵌布線(鑲嵌掩埋布線)。布線Ml和M2是主要由(作為其主要成分具有)銅組成的銅布線。因此，布線Ml和M2是主要由(作為其主要成分具有)銅組成的鑲嵌布線(鑲嵌銅布線、掩埋銅布線)。
[0076]布線M2是通過雙鑲嵌工藝形成的雙鑲嵌布線。圖1的布線Ml在布線結構中是第一布線層(底部布線層)的布線，并且布線Ml是通過單鑲嵌工藝形成的單鑲嵌布線。布線Ml在布線結構中可以是在第一布線層上方的布線層的布線，并且布線Ml可以是通過雙鑲嵌工藝形成的雙鑲嵌布線。
[0077]勢皇絕緣膜BI和B2充當為銅布線的勢皇絕緣膜。這意味著，勢皇絕緣膜BI充當為布線Ml的勢皇絕緣膜，勢皇絕緣膜B2充當為布線M2的勢皇絕緣膜。更具體地說，勢皇絕緣膜BI充當用于抑制或防止布線Ml中的銅(Cu)擴散到形成在勢皇絕緣膜BI上的層間絕緣膜(這里指層間絕緣膜IL2)中的勢皇絕緣膜。勢皇絕緣膜B2充當為用于抑制或防止布線M2中的銅(Cu)擴散到形成在勢皇絕緣膜B2上的層間絕緣膜(在圖中沒有示出)中的勢皇絕緣膜。
[0078]作為勢皇絕緣膜BI和B2，因此優選銅(Cu)阻隔特性極好(具有高抑制或防止銅擴散功能)的材料膜。勢皇絕緣膜BI在用于形成勢皇絕緣膜BI上的層間絕緣膜(S卩，“層間絕緣膜IL2”)中的通孔(即，“通孔VH”)的蝕刻步驟中，也能夠充當為蝕刻阻擋。類似地，勢皇絕緣膜B2在用于形成勢皇絕緣膜B2上的層間絕緣膜(在圖中沒有示出)中的通孔的蝕刻步驟中，也能夠充當為蝕刻阻擋。
[0079]勢皇絕緣膜BI可以是由多個絕緣膜組成的疊層膜。類似地，勢皇絕緣膜B2可以是由多個絕緣膜組成的疊層膜。
[0080]因此，勢皇絕緣膜BI能夠由例如從SiN膜(氮化硅膜)、SiC膜(碳化硅膜)、SiCN膜(碳氮化硅膜或氮添加碳化硅膜)和Si⑶膜(碳氧化硅膜或氧添加碳化硅膜)中選擇的至少一層膜組成。類似地，勢皇絕緣膜B2也能夠由例如從SiN膜(氮化硅膜)、SiC膜(碳化硅膜)、SiCN膜(碳氮化硅膜或氮添加碳化硅膜)和SiCO膜(碳氧化硅膜或氧添加碳化硅膜)中選擇的至少一層膜組成。作為一個示例，能夠使用由上面的SiCN膜和SiCO膜組成的疊層膜作為勢皇絕緣膜BI和B2中的每一個。
[0081]層間絕緣膜ILl和IL2各自由低介電常數絕緣膜制成。術語“低介電常數絕緣膜”是指介電常數(特定介電常數)比氧化硅(例如，TEOS (正硅酸乙酯)氧化物膜)的介電常數低的絕緣膜。低介電常數絕緣膜可稱為“低k膜”或“低k絕緣膜”。在下文中，將低介電常數絕緣膜稱為“低k膜”，多孔低k膜是指多孔低介電常數膜。
[0082]通過使用低介電常數絕緣膜作為層間絕緣膜ILl，能夠減小相互鄰近的布線Ml之間的寄生電容。類似地，通過使用低介電常數絕緣膜作為層間絕緣膜IL2，能夠減小相互鄰近的布線M2之間的寄生電容。另外，也能夠減小布線M2和Ml之間的寄生電容。
[0083]通過選擇適合于勢皇絕緣膜的功能(例如，銅擴散防止功能)的材料作為勢皇絕緣膜BI和B2的材料，和選擇具有減小布線之間的寄生電容的低介電常數的材料作為層間絕緣膜ILl和IL2的材料，能夠提供布線結構而且具有該布線結構的半導體器件，每一個均具有提尚的可靠性和性能。
[0084]層間絕緣膜ILl和IL2的介電常數低于勢皇絕緣膜BI和B2的介電常數。換句話說，勢皇絕緣膜BI和B2的介電常數高于層間絕緣膜ILl和IL2的介電常數。
[0085]在本實施例中，作為用于層間絕緣膜ILl和IL2的低介電常數絕緣膜，使用多孔低k膜(多孔低介電常數絕緣膜)。多孔低k膜具有在膜中有許多(多個)空隙(氣孔)的多孔結構，并且，由于其能夠進一步減小介電常數，其作為低介電常數絕緣膜是極好的。由于與另一低介電常數絕緣膜(S1C膜等)相比，多孔低k膜能減小介電常數，所以多孔低k膜可稱為“多孔ULK(超低k)膜或多孔ELK(極低k)膜”。作為多孔低k膜，能夠優選使用多孔S1C膜。多孔S1C膜是配有在膜中有許多(多個)空隙(氣孔)的多孔結構的S1C膜。
[0086]作為層間絕緣膜ILl和IL2，能夠使用多孔低k膜作為單層膜，但也能夠使用它作為包括多孔低k膜的疊層膜(疊層絕緣膜)。
[0087]多孔低k膜是多孔的，使得它能減小介電常數，但是，它也減小了機械強度。通過不使用單層多孔低k膜，而使用多孔低k膜和其上面的另一絕緣膜的疊層膜作為層間絕緣膜ILl和IL2，在鑲嵌布線形成時，層間絕緣膜ILl和IL2能夠具有抗CMP處理的提高的電阻，由此獲得的半導體器件能夠具有增強的可靠性。
[0088]因此，在層間絕緣膜ILl和IL2中，優選使用機械強度高于多孔低k膜的機械強度的且具有抗CMP處理的高電阻的絕緣膜，作為形成在多孔低k膜上的絕緣膜。例如，能夠使用S1C膜(不是多孔S1C膜)A1C膜是通過將碳添加到氧化硅得到的材料膜(碳添加氧化硅膜)，并且能夠使用CVD(化學氣相沉積)等來形成。S1C膜是介電常數高于多孔低k膜的介電常數且低于氧化硅膜的介電常數的低介電常數絕緣膜。通過使用多孔低k膜和其上的S1C膜的疊層膜作為層間絕緣膜ILl和IL2，由此產生的層間絕緣膜ILl和IL2能夠具有減小的介電常數，同時能夠具有抗CMP處理的提高的電阻。
[0089]可選擇地，作為層間絕緣膜ILl和IL2的疊層膜的頂層膜，能夠使用氧化硅膜。例如，層間絕緣膜ILl和IL2可以是多孔低k膜、多孔低k膜上面的S1C膜和S1C膜上面的氧化硅膜的疊層膜。氧化硅膜具有高機械強度，并且具有抗CMP處理的高電阻。具有作為疊層膜的頂層膜的氧化硅膜的層間絕緣膜ILl和IL2，能夠具有抗CMP處理的進一步提高的電阻。
[0090]在圖1中，層間絕緣膜ILl是多孔低k膜I和多孔低k膜I上的S1C膜2的疊層膜，而層間絕緣膜IL2是多孔低k膜4和多孔低k膜4上的S1C膜5的疊層膜。多孔低k膜I和4優選是多孔S1C膜。
[0091]布線Ml由形成在布線溝槽TRl的內表面(底面和側壁)上的勢皇導體膜BRl，和形成在勢皇導體膜BRl上的隨之填充布線溝槽TRl的主導體膜MCl組成。布線M2由形成在布線溝槽TR2的內表面(底面和側壁)上的勢皇導體膜BR2和形成在勢皇導體膜BR2上的隨之填充布線溝槽TR2的主導體膜MC2組成。
[0092]主導體膜MCl和MC2各自是主要由銅(Cu)組成的導電膜(展現金屬導電的導電膜)，使得布線Ml和M2能夠稱為銅布線。主導體膜MCl和MC2優選是銅(Cu)膜、銅(Cu)合金膜或銅(Cu)化合物膜。然而，當使用銅合金膜或銅化合物膜時，優選是富銅(富Cu)銅合金膜或銅化合物膜。本文所使用的術語“富銅(富Cu)”是指銅(Cu)的成分比大于50原子％。
[0093 ]勢皇導體膜BR I充當抑制或防止主導體膜MCI中的銅(Cu)擴散到層間絕緣膜ILI中的勢皇導體膜。勢皇導體膜BRl還具有改善布線Ml和層間絕緣膜ILl之間的粘附性的功能。勢皇導體膜BR2充當抑制或防止主導體膜MC2中的銅(Cu)擴散到層間絕緣膜IL2中的勢皇導體膜。勢皇導體膜BR2還具有改善布線M2和層間絕緣膜IL2之間的粘附性的功能。
[0094]勢皇導體膜BRl具有其中已經依次疊置多個勢皇導體膜的疊層結構。更具體地說，勢皇導體膜BRl是三層勢皇導體膜，并且它是由作為底層的勢皇導體膜11、作為中間層的勢皇導體膜12和作為頂層的勢皇導體膜13組成的疊層膜。這意味著，勢皇導體膜BRl是由勢皇導體膜11、勢皇導體膜11上的勢皇導體膜12和勢皇導體膜12上的勢皇導體膜13組成的疊層膜。
[0095]勢皇導體膜BRl的底層勢皇導體膜11位于布線溝槽TRl的內表面(底面和側壁)上。因此，勢皇導體膜11鄰近于在布線溝槽TRl的側壁上的層間絕緣膜IL1(這里指多孔低k膜I和S1C膜2)。勢皇導體膜12和布線溝槽TRl的內表面(底面和側壁)具有在其間的勢皇導體膜11。因此，勢皇導體膜12和層間絕緣膜ILl具有在其間的勢皇導體膜11。勢皇導體膜13和勢皇導體膜11具有在其間的勢皇導體膜12，以及主導體膜MCl和勢皇導體膜12具有在其間的勢皇導體膜13。
[0096]構成勢皇導體膜BRl的勢皇導體膜11和勢皇導體膜12，由相同的導體材料制成，優選是氮化鉭(TaN)。因此，勢皇導體膜11和勢皇導體膜12各自優選由氮化鉭(TaN)制成。
[0097]勢皇導體膜11的密度小于勢皇導體膜12的密度。換句話說，勢皇導體膜12的密度高于勢皇導體膜11的密度。因此，勢皇導體膜11優選是低密度的氮化鉭膜，以及勢皇導體膜12優選是高密度的氮化鉭膜。
[0098]另一方面，構成勢皇導體膜BRl的勢皇導體膜13由與勢皇導體膜11和12的導體材料不同的導體材料制成，優選是鉭(Ta)。勢皇導體膜13優選是鉭(Ta)膜。
[0099]勢皇導體膜BR2具有通過依次疊置多個勢皇導體膜而得到的疊層結構。更具體地說，勢皇導體膜BR2是三層勢皇導體膜，并且它是由作為底層的勢皇導體膜21、作為中間層的勢皇導體膜22和作為頂層的勢皇導體膜23組成的疊層膜。這意味著，勢皇導體膜BR2是由勢皇導體膜21、勢皇導體膜21上的勢皇導體膜22和勢皇導體膜22上的勢皇導體膜23組成的疊層膜。
[0100]勢皇導體膜BR2的底層勢皇導體膜21位于布線溝槽TR2的內表面(底面和側壁)上并位于通孔VH的內表面(底面和側壁)上。因此，勢皇導體膜21鄰近于在布線溝槽TR2的側壁上的層間絕緣膜IL2(即，多孔低k膜4和S1C膜5的側表面)，鄰近于在布線溝槽TR2的底面上的層間絕緣膜IL2(即，多孔低k膜4)，鄰近于在通孔VH的側壁上的層間絕緣膜IL2(即，多孔低k膜4)。勢皇導體膜22與布線溝槽TR2和通孔VH的內表面(底面和側壁)具有在其間的勢皇導體膜21。因此，勢皇導體膜22和層間絕緣膜IL2具有在其間的勢皇導體膜21。勢皇導體膜23和勢皇導體膜21具有在其間的勢皇導體膜22，以及主導體膜MC2和勢皇導體膜22具有在其間的勢皇導體膜23。
[0101]構成勢皇導體膜BR2的勢皇導體膜21和勢皇導體膜22，各自由相同的導體材料制成，優選是氮化鉭(TaN)。因此，勢皇導體膜21和勢皇導體膜22優選是氮化鉭(TaN)。
[0102]勢皇導體膜21的密度小于勢皇導體膜22的密度。換句話說，勢皇導體膜22的密度高于勢皇導體膜21的密度。因此，勢皇導體膜21優選是低密度的氮化鉭膜，以及勢皇導體膜22優選是高密度的氮化鉭膜。
[0103]另一方面，構成勢皇導體膜BR2的勢皇導體膜23由與勢皇導體膜21和22的導體材料不同的導體材料制成，優選是鉭(Ta)。因此，勢皇導體膜23優選是鉭(Ta)膜。
[0104]布線M2具有在層間絕緣膜IL2的厚度的中間的下表面。這意味著，形成在層間絕緣膜IL2中的布線溝槽TR2用布線M2來填充，并且布線溝槽TR2(除通孔VH以外)具有在層間絕緣膜IL2的厚度的中間的其底面。換句話說，通孔VH穿透層間絕緣膜IL2和勢皇絕緣膜B 1，而布線溝槽TR2沒有穿透層間絕緣膜IL2，并且布線溝槽TR2具有在層間絕緣膜IL2的厚度的中間的底面。這里的布線溝槽TR2具有在多孔低k膜4的厚度的中間的底面。除布線M2的通孔部分(掩埋通孔VH的部分)以外，布線M2的下表面和勢皇絕緣膜BI的上表面具有在其間的層間絕緣膜IL2的部分(S卩，多孔低k膜4的部分)。
[0105]布線M2經由布線M2的通孔部分(其中掩埋通孔VH的部分)電耦合到布線Ml。布線M2的通孔部分對應于其中掩埋通孔VH的布線M2的部分。在平面圖中，通孔(通孔部分)VH包括在布線溝槽TR2中。通孔VH穿透層間絕緣膜IL2和勢皇絕緣膜BI并形成通孔VH的底面(底部部分)，暴露出布線Ml的上表面。布線溝槽TR2具有在其中，布線M2，通孔VH具有在其中的布線M2的通孔部分。布線M2是雙鑲嵌布線，使得布線M2的通孔部分(其中掩埋通孔的部分)與布線M2(掩埋在布線溝槽TR2中的布線M2)形成一體。布線M2的通孔部分鄰近于布線M2的上表面，并且電耦合到布線Ml。結果，布線M2能夠經由布線M2的通孔部分耦合到布線Ml。
[0106]〈制造半導體器件的方法〉
[0107]接下來，基于圖2至圖24，將描述本實施例的半導體器件的制造步驟。圖2至圖24是在制造步驟期間第一實施例的半導體器件的不完整的橫截面圖。
[0108]首先，如圖2所示，提供半導體襯底(半導體晶片)SB，該半導體襯底例如由具有大約I至10 Ω Cm的特定電阻的P型單晶娃制成。
[0109]接下來，在半導體襯底SB中形成元件隔離區ST。該元件隔離區ST能夠通過STI(淺溝槽隔離)形成。
[0110]接下來，在半導體襯底SB上形成半導體元件，諸如η溝道MISFET(金屬絕緣體半導體場效應晶體管)1。例如，能夠以下方式形成MISFET 1。
[0111]具體來說，通過離子注入等在半導體襯底SB中形成P阱PW。經由柵極絕緣膜GF，在P阱PW上形成用于η溝道MISFET 10的柵電極GE。用柵電極GE作為掩模，將η型雜質離子注入到P阱PW中，以在P阱PW中形成在柵電極GE的兩側上的η—型半導體區ΕΧ。然后，在柵電極GE的側壁上形成側壁間隔(側壁絕緣膜)SW。用柵電極GE和側壁間隔SW作為掩模，將η型雜質離子注入至Ijp阱PW中，以在由柵電極GE和側壁間隔SW組成的結構的兩側上，形成雜質濃度高于η一型半導體區EX的雜質濃度的η+型半導體區SDd—型半導體區EX和η+型半導體區SD配置了具有LDD(輕摻雜漏極)結構的η溝道MISFET 10的源-漏區。然后執行活化退火，作為激活到目前為止引入的雜質的熱處理。可以通過自對準硅化物(salicide:自對準硅化物)技術，在柵電極GE和n+型半導體區SD中的每個的表面層部分上，形成金屬硅化物層SL。
[0112]因此，能夠在半導體襯底SB上形成η溝道MISFET10。
[0113]在上面的示例中，描述了作為半導體元件形成在半導體襯底SB上的η溝道MISFET，然而，通過反轉導電類型也可以在半導體襯底SB上形成P溝道MISFET。!!溝道MISFET和P溝道MISFET兩者都可以形成在半導體襯底SB上。形成在半導體襯底SB上的半導體元件不限于MISFET，且能夠在半導體襯底SB上形成各種半導體元件。
[0114]接下來，如圖3所示，通過CVD等在半導體襯底SB的整個主表面上形成層間絕緣膜SO，以覆蓋柵電極GE和側壁間隔SWο該層間絕緣膜SO例如由單氧化硅膜制成，或者由氮化硅膜和氮化硅膜上的氧化硅膜的疊層膜制成。在形成層間絕緣膜SO之后，通過CPM(化學機械拋光)拋光層間絕緣膜SO的上表面，以使層間絕緣膜SO的上表面平坦化。
[0115]接下來，通過光刻在層間絕緣膜SO上形成光致抗蝕劑圖案(未示出)，并用該光致抗蝕劑圖案作為蝕刻掩模，蝕刻層間絕緣膜SO以在層間絕緣膜SO中形成接觸孔CT。
[0116]接下來，在接觸孔CT中形成導電插塞PG。以以下方式形成插塞PG。首先，通過濺射等，在包括接觸孔CT的內表面(底面和側壁)的層間絕緣膜SO上，形成導電勢皇膜(例如，鈦膜或氮化鈦膜，或它們的疊層膜)。然后，通過CVD在導電勢皇膜上形成由鎢(W)膜等制成的主導體膜，以隨之填充接觸孔CT。通過CMP等移除在接觸孔CT外面的主導體膜和導電勢皇膜的不必要的部分。這使得能夠形成在接觸孔CT中由已經掩埋并遺留的主導體膜和導電勢皇膜制成的插塞PG。為了簡化附圖，圖3將配置插塞PG的勢皇導體膜和主導體膜示出為一體。
[0117]接下來，如圖4所示，在其中有插塞PG的層間絕緣膜SO上，形成層間絕緣膜IL1。該層間絕緣膜ILl是單層多孔低k膜或包括多孔低k膜的疊層膜。這里的層間絕緣膜ILl由多孔低k膜1、多孔低k膜I上的S1C膜2和S1C膜2上的氧化硅膜3(例如，TEOS氧化物膜)的疊層膜制成。
[0118]接下來，通過光刻在層間絕緣膜ILl上形成光致抗蝕劑圖案(未示出)。用該光致抗蝕劑圖案作為蝕刻掩模，蝕刻層間絕緣膜ILl，以如圖5所示在層間絕緣膜ILl中形成布線溝槽(溝槽部分、開口部分)TR1。然后移除光致抗蝕劑圖案。圖5示出了移除之后的狀態。
[0119]從布線溝槽TRl的側壁看，暴露了層間絕緣膜ILl的側表面(S卩，多孔低k膜1、S1C膜2和氧化硅膜3的側表面)，而從布線溝槽TRl的底面看，暴露了層間絕緣膜SO的上表面。
[0120]接下來，使用鑲嵌工藝(S卩，單鑲嵌工藝)形成布線Ml。更具體地說，能夠如下所述形成布線Ml。
[0121]首先，如圖6所示，在半導體襯底SB的主表面上，更具體地說，在包括布線溝槽TRl的內表面(底面和側壁)的層間絕緣膜ILl上，形成勢皇導體膜U。勢皇導體膜11優選由氮化鉭(TaN)膜制成，并且能夠優選通過濺射或ALD(原子層沉積)來形成。注意，濺射能夠被視為PVD (物理氣相沉積)。
[0122]接下來，如圖7所示，在勢皇導體膜11上形成勢皇導體膜12。勢皇導體膜12由與勢皇導體膜11的導電材料相同的導電材料制成，且由氮化鉭(TaN)膜制成。勢皇導體膜12能夠優選通過濺射來形成。勢皇導體膜11和勢皇導體膜12由同一種導電材料(S卩，氮化鉭)制成，但是勢皇導體膜12的密度高于勢皇導體膜11的密度。
[0123]接下來，如圖8所示，在勢皇導體膜12上形成勢皇導體膜13。勢皇導體膜13由與勢皇導體膜11和12的導電材料不同的導電材料制成，且由鉭(Ta)膜制成。勢皇導體膜13能夠優選通過濺射來形成。
[0124]結果，勢皇導體膜BRl位于包括布線溝槽TRl的內表面(底面和側壁)的層間絕緣膜ILl上，其中勢皇導體膜BRl是勢皇導體膜11、勢皇導體膜11上的勢皇導體膜12和勢皇導體膜12上的勢皇導體膜13的疊層膜。在這個階段，布線溝槽TRl仍未被填充。
[0125]接下來，如圖9所示，在勢皇導體膜BRl上，換句話說，在其為勢皇導體膜BRl的頂層的勢皇導體膜13上，形成主要由銅組成的主導體膜MCl，以填充布線溝槽TR1。
[0126]主導體膜MCl由通過CVD、濺射等形成在勢皇導體膜BRl上(因此，在勢皇導體膜13上)的相對較薄的銅籽晶層和通過電鍍等形成在該銅籽晶層上的相對較厚的鍍銅膜(比籽晶層厚)組成。布線溝槽TRl能夠用鍍銅膜來填充。主導體膜MCl的形成厚度比勢皇導體膜BRl的形成厚度厚。
[0127]接下來，如圖10所示，通過使用CMP的拋光處理來移除在布線溝槽TRl外面的主導體膜MCl和勢皇導體膜BR1(11、12和13)的不必要的部分，而同時保留在布線溝槽TRl中的主導體膜MCl和勢皇導體膜BRUll、12和13)的其他部分，來形成布線Ml。此時執行的拋光處理在下文中將稱為“圖10的拋光處理”。布線Ml由掩埋在布線溝槽TRl中的主導體膜MCl和勢皇導體膜BR1(11、12和13)組成。通過圖10的拋光處理，暴露出層間絕緣膜ILl的上表面和布線Ml的上表面。結果，暴露的層間絕緣膜ILl的上表面和暴露的布線Ml的上表面基本上形成平面。
[0128]由于通過圖10的拋光處理所引起的拋光壓力或劃痕損傷，氧化硅膜3能夠起到保護氧化硅膜3下面的結構的作用。能夠通過圖10的拋光處理移除氧化硅膜3。通過圖10的拋光處理，暴露出S1C膜2的上表面，并使S1C膜2的上表面和布線Ml的上表面基本上形成平面。
[0129]圖10示出了通過圖10的拋光處理移除氧化硅膜3之后的暴露的S1C膜2的上表面。在這種情況下，在圖10的拋光處理之后，層間絕緣膜ILl是多孔低k膜I和多孔低k膜I上的S1C膜2的疊層膜。在另一方面，在圖10的拋光處理之后，氧化硅膜3可以以層的形式而保留。在這種情況下，即使在圖10的拋光處理之后，層間絕緣膜ILl還是多孔低k膜1、多孔低k膜I上的S1C膜2和S1C膜2上的氧化硅膜3的疊層膜。
[0130]能夠如下所述形成布線Ml。
[0131]在圖11至圖24中，為了簡化附圖，省略了在層間絕緣膜ILl下面的結構。
[0132]接下來，使其中有布線Ml的層間絕緣膜ILl的表面受到氨等離子體處理等，以清洗布線Ml的上表面和層間絕緣膜ILl的上表面。
[0133]接下來，如圖11所示，在其中具有布線Ml的層間絕緣膜ILl上形成勢皇絕緣膜BI以覆蓋布線Ml。
[0134]勢皇絕緣膜BI例如能夠由從SiN膜、SiC膜、SiCN膜和Si⑶膜中選擇的至少一層組成。作為一個示例，能夠使用SiCN膜和SiCN膜上面的SiCO膜的疊層膜作為勢皇絕緣膜BI。能夠使用CVD等形成勢皇絕緣膜BI。
[0135]接下來，如圖12所示，在勢皇絕緣膜BI上形成層間絕緣膜IL2。該層間絕緣膜IL2由單層多孔低k膜或包括多孔低k膜的疊層膜組成。在這里，層間絕緣膜IL2是由多孔低k膜4、多孔低k膜4上的S1C膜5和S1C膜5上的氧化硅膜6(例如，TEOS氧化物膜)組成的疊層膜。
[0136]接下來，在層間絕緣膜IL2中形成通孔(通孔部分)VH。例如，能夠如下形成通孔VH。
[0137]首先，如圖13所示，通過光刻在層間絕緣膜IL2上形成光致抗蝕劑圖案(抗蝕圖案、掩模層)PRl。該光致抗蝕劑圖案PRl具有從中暴露出通孔VH形成區的開口部分OPl。
[0138]用光致抗蝕劑圖案PRl作為蝕刻掩模，然后蝕刻層間絕緣膜IL2，以如圖14所示在層間絕緣膜IL2中形成通孔VH。此時，蝕刻從光致抗蝕劑圖案PR I的開口部分OPI暴露出來的層間絕緣膜IL2的部分，以形成通孔VH。在蝕刻層間絕緣膜IL2以形成通孔VH的期間，勢皇絕緣膜BI能夠充當為蝕刻阻擋膜。然后移除在圖14中示出的光致抗蝕劑圖案PR1。
[0139]以這種方式，能夠在層間絕緣膜IL2中形成通孔VH。這個階段的通孔VH穿透層間絕緣膜IL2并從其底面(底部部分)暴露勢皇絕緣膜BI。
[0140]接下來，在層間絕緣膜IL2中形成布線溝槽(溝槽部分)TR2。例如，能夠以下方式形成布線溝槽TR2。
[0141]如圖15所示，首先，用絕緣膜CB(通孔填充物)填充通孔VH。例如，能夠通過在層間絕緣膜IL2上形成絕緣膜CB以用它填充通孔VH，并通過回蝕等移除在通孔VH外面的絕緣膜CB，而同時保留在通孔VH中的絕緣膜CB，得到這種結構。絕緣膜CB優選由隨后易于且選擇性移除的材料制成。例如，它由抗蝕膜(抗蝕材料膜)或有機膜(有機絕緣膜)制成。
[0142]如圖16所示，然后，通過光刻在層間絕緣膜IL2上形成光致抗蝕劑圖案(抗蝕圖案、掩模)PR2 ο該光致抗蝕劑圖案PR2具有從中暴露出布線溝槽TR2的形成區的開口部分0P2。
[0143]然后，用光致抗蝕劑圖案PR2作為蝕刻掩模，蝕刻氧化硅膜6，以在氧化硅膜中形成溝槽TR2。此時，蝕刻從光致抗蝕劑圖案PR2的開口部分0P2暴露出來的氧化硅膜6的部分，以形成布線溝槽TR2。此時，S1C膜5能夠充當蝕刻阻擋膜。在這個階段，布線溝槽TR2具有淺的深度，并且從布線溝槽TR2的底面看，S1C膜5被暴露。
[0144]然后，移除光致抗蝕劑圖案PR2和在通孔VH中的絕緣膜CB。當絕緣膜CB由通過灰化可移除的材料(例如，抗蝕材料)制成時，通過灰化能夠將通孔VH中的絕緣膜CB與光致抗蝕劑圖案PR2—起移除。
[0145]用氧化硅膜6作為蝕刻掩模(硬掩模)，然后蝕刻在布線溝槽TR2的底面上的S1C膜5和多孔低k膜4。該蝕刻降低了布線溝槽TR2的底面的位置。然而，在布線溝槽TR2穿透層間絕緣膜IL2之前，終止蝕刻。圖17示出了這個階段。
[0146]然后，如圖18所示，通過蝕刻移除從通孔VH的底表面暴露出來的勢皇絕緣膜BI的部分。這樣從通孔VH的底面暴露出布線Ml的上表面。
[0147]以這種方式，形成布線溝槽TR2和通孔VH。
[0148]如圖18所示，布線溝槽TR2沒有穿透層間絕緣膜IL2，布線溝槽TR2的底面位于層間絕緣膜IL2的厚度的中間，更具體地說，位于多孔低k膜4的厚度的中間。在平面圖中，通孔VH包括在布線溝槽TR2中，穿透層間絕緣膜IL2和勢皇絕緣膜BI，并從通孔VH的底面暴露出布線Ml的上表面。
[0149]從布線溝槽TR2的側壁看，暴露出了層間絕緣膜IL2的側表面(S卩，多孔低k膜4、S1C膜5和氧化硅膜6的側表面)，從布線溝槽TR2的底面看，暴露出了層間絕緣膜IS2(即，多孔低k膜4)。從通孔VH的側壁看，暴露出了層間絕緣膜IS2的側表面(S卩，多孔低k膜4的側表面)，以及從通孔VH的底面看，暴露出了布線Ml的上表面。
[0150]接下來，通過鑲嵌工藝(這里指雙鑲嵌工藝)形成布線M2。更具體地說，能夠以下方式形成布線M2。
[0151]首先，如圖19所示，在半導體襯底SB的主表面上，更具體地說，在包括布線溝槽TR2和通孔VH的內表面(底面和側壁)的層間絕緣膜IL2上，形成勢皇導體膜21。勢皇導體膜21由氮化鉭(TaN)膜制成，并且能夠優選通過濺射或ALD來形成。
[0152]接下來，如圖20所示，在勢皇導體膜21上形成勢皇導體膜22。勢皇導體膜22由與勢皇導體膜21的導電材料相同的導電材料制成，并且在這里它由氮化鉭(TaN)膜制成。勢皇導體膜22能夠優選通過濺射來形成。勢皇導體膜21和勢皇導體膜22由同一種導電材料(這里指氮化鉭)制成，但是勢皇導體膜22的密度高于勢皇導體膜21的密度。
[0153]接下來，如圖21所示，在勢皇導體膜22上形成勢皇導體膜23。勢皇導體膜23由與勢皇導體膜21和22的導電材料不同的導電材料制成，并且在這里它由鉭(Ta)膜制成。勢皇導體膜23能夠優選通過濺射來形成。
[0154]結果，勢皇導體膜BR2位于包括布線溝槽TR2和通孔VH的內表面(底面和側壁)的層間絕緣膜IL2上，其中勢皇導體膜BR2是勢皇導體膜21、勢皇導體膜21上的勢皇導體膜22和勢皇導體膜22上的勢皇導體膜23的疊層膜。在這個階段，布線溝槽TR2和通孔VH仍未填充。
[0155]接下來，如圖22所示，在勢皇導體膜BR2上，也就是，在勢皇導體膜BR2的頂層勢皇導體膜23上，形成主要由銅組成的主導體膜MC2，以用它填充布線溝槽TR2和通孔VH。
[0156]主導體膜MC2例如由通過CVD、濺射等形成在勢皇導體膜BR2上(因此，在勢皇導體膜23上)的相對較薄的銅籽晶層和通過電鍍等形成在該銅籽晶層上的相對較厚的鍍銅膜組成。布線溝槽TR2和通孔VH能夠用這種鍍銅膜來填充。鍍銅膜的厚度大于銅籽晶層的厚度。主導體膜MC2的形成厚度大于勢皇導體膜BR2的形成厚度。
[0157]接下來，如圖23所示，通過使用CMP的拋光處理來移除在布線溝槽TR2和通孔VH外面的主導體膜MC2和勢皇導體膜BR2(21、22和23)的不必要的部分，而同時保留在布線溝槽TR2和通孔VH中的主導體膜MC2和勢皇導體膜BR2 (21、22和23)的其他部分，來形成布線M2。在該步驟中執行的拋光處理在下文中將稱為“圖23的拋光處理”。布線M2由掩埋在布線溝槽TR2中的主導體膜MC2和勢皇導體膜BR2(21、22和23)組成。通過圖23的拋光處理，暴露出層間絕緣膜IL2的上表面和布線M2的上表面，并且暴露出層間絕緣膜IL2的上表面和暴露出布線M2的上表面基本上形成平面。
[0158]通孔VH中的主導體膜MC2和勢皇導體膜BR2形成布線M2的通孔部分。已經填充通孔VH的布線M2的通孔部分與已經填充布線溝槽TR的布線M2形成為一體。因此，布線M2的通孔部分能夠被視為布線M2的一部分。布線M2的通孔部分鄰近于布線Ml的上表面，并且電耦合到布線Ml。因此，經由布線M2的通孔部分能夠將布線M2電耦合到布線Ml。
[0159]由于圖23的拋光處理所引起的拋光壓力或劃痕損傷，氧化硅膜6能夠起到保護氧化硅膜6下面的結構的作用。能夠通過圖23的拋光處理移除氧化硅膜6。通過圖23的拋光處理，暴露出S1C膜5的上表面，并使S1C膜5的上表面和布線M2的上表面基本上形成平面。
[0160]圖23示出了通過圖23的拋光處理移除氧化硅膜6而暴露的S1C膜5的上表面。在這種情況下，在圖23的拋光處理之后，層間絕緣膜IL2是多孔低k膜4和多孔低k膜4上的S1C膜5的疊層膜。在另一方面，在圖23的拋光處理之后，氧化硅膜6可以以層的形式而保留。在這種情況下，即使在圖23的拋光處理之后，層間絕緣膜IL12還是多孔低k膜4、多孔低k膜4上的S1C膜5和S1C膜5上的氧化硅膜6的疊層膜。
[0161]能夠以這種方式形成布線M2。
[0162]接下來，使其中有布線M2的層間絕緣膜IL2的表面受到氨等離子體處理，以清洗布線M2的上表面和層間絕緣膜IL2的上表面。
[0163]接下來，如圖24所示，在其中具有布線M2的層間絕緣膜IL2上形成勢皇絕緣膜B2以覆蓋布線M2。
[0164]勢皇絕緣膜B2例如能夠由從SiN膜、SiC膜、SiCN膜和Si⑶膜中選擇的至少一層組成。作為一個示例，能夠使用SiCN膜和SiCN膜上面的SiCO膜的疊層膜作為勢皇絕緣膜B2。勢皇絕緣膜B2能夠使用CVD等形成勢皇絕緣膜B2。
[0165]通過重復與圖12至圖24的步驟類似的步驟，能夠進一步形成在其上的布線層，但是省略了圖示說明和重復的描述。簡而言之，通過在勢皇絕緣膜B2上形成對應于層間絕緣膜IL2的層間絕緣膜，通過在勢皇絕緣膜B2和層間絕緣膜的疊層膜中形成對應于布線溝槽TR2的布線溝槽和對應于通孔VH的通孔，以及通過用對應于勢皇導體膜BR2的勢皇導體膜和對應于主導體膜MC2的主導體膜填充布線溝槽和通孔，來形成布線。然后，形成對應于勢皇絕緣膜B2的勢皇絕緣膜。根據需要可以重復上述過程。
[0166]〈本發明人的研究〉
[0167]本發明人研究了關于掩埋在層間絕緣膜中，尤其是勢皇導體膜中的銅布線(掩埋銅布線)的技術。
[0168]圖25是本發明人研究的第一研究示例的半導體器件的不完整的橫截面圖，并且它對應于圖1。
[0169]圖25所示的第一研究示例的半導體器件與圖1所示的第一實施例的半導體器件的不同在于，掩埋銅布線的配置，尤其是勢皇導體膜的配置。在勢皇絕緣膜(BI和B2)和層間絕緣膜(ILl和IL2)方面，圖25所示的第一研究示例的半導體器件和圖1所示的第一實施例的半導體器件是彼此共同的。
[0170]掩埋銅布線由勢皇導體膜和主要由銅組成的主導體膜組成。在圖1所示的第一實施例中，其為掩埋銅布線的布線Ml由勢皇導體膜BRl和主要由銅組成的主導體膜MCl組成，以及其為掩埋銅布線的布線M2由勢皇導體膜BR2和主要由銅組成的主導體膜MC2組成。另一方面，在圖25所示的第一研究示例中，其為掩埋銅布線的布線MlOl由勢皇導體膜BRlOl和主要由銅組成的主導體膜MClOl組成，以及其為掩埋銅布線的布線M102由勢皇導體膜BR102和主要由銅組成的主導體膜MC102組成。
[0171]布線MlOl對應于第一實施例的布線Ml且它在層間絕緣膜ILl中，而布線M102對應于第一實施例的布線M2且它在層間絕緣膜IL2中。
[0172]構成掩埋銅布線的勢皇導體膜(BR1、BR2、BR101和BR102)具有抑制或防止銅主導體膜(MC1、MC2、MC101和MC102)的銅(Cu)擴散到層間絕緣膜(ILl和IL2)中的功能。構成掩埋銅布線的勢皇導體膜(BR1、BR2、BR101和BR102)還具有提高掩埋銅布線和層間絕緣膜(ILl和IL2)之間的粘附性的功能。
[0173]作為構成掩埋銅布線的勢皇導體膜，優選銅(Cu)阻隔特性極好的材料膜，S卩，具有高抑制或防止銅(Cu)擴散功能的材料膜。另外，作為構成掩埋銅布線的勢皇導體膜，優選能提高掩埋銅布線和層間絕緣膜之間的粘附性的材料膜。根據上述來判斷，優選鉭膜或氮化鉭膜作為構成掩埋銅布線的勢皇導體膜。
[0174]在圖25的第一研究示例中，布線MlOl的勢皇導體膜BRlOl是氮化鉭(TaN)膜101和氮化鉭膜101上的鉭(Ta)膜102的疊層膜，以及布線M102的勢皇導體膜BR102由氮化鉭(TaN)膜103和氮化鉭膜103上的鉭(Ta)膜104組成。
[0175]氮化鉭膜和鉭膜各自有極好的銅(Cu)阻隔特性。氮化鉭膜與層間絕緣膜有極好的粘附性，而鉭膜與銅主導體膜有極好的粘附性。通過使用氮化鉭膜和氮化鉭膜上的鉭膜的疊層膜作為勢皇導體膜，能夠抑制或防止掩埋銅布線中的銅(Cu)擴散到層間絕緣膜中，另夕卜，能夠提高掩埋銅布線和層間絕緣膜之間的粘附性。
[0176]用于圖25的第一研究示例的氮化鉭膜101和103各自由高密度氮化鉭膜即稠密氮化鉭膜制成。為了得到具有增強銅(Cu)阻隔特性的氮化鉭膜101和103，使用高密度氮化鉭膜即稠密氮化鉭膜是有利的。
[0177]根據該研究，本發明人已經闡明了在圖25的第一研究示例中會出現以下問題。
[0178]具體來說，當氮化鉭膜101和103是高密度氮化鉭膜時，換句話說，是稠密氮化鉭膜時，在形成氮化鉭膜101和103的期間，可能將損傷層間絕緣膜ILl和IL2。尤其是，當通過濺射形成氮化鉭膜101和103時，由于在膜形成時增加了由從目標飛出的濺射顆粒的碰撞所引起的碰撞，所以形成具有增加密度的氮化鉭膜101和103很可能損傷層間絕緣膜。結果，層間絕緣膜很可能會受到損傷。
[0179]當層間絕緣膜包括多孔低k膜時，在形成氮化鉭膜101和103期間對層間絕緣膜的損傷成為問題。多孔低k膜是多孔的，并且由此有助于減小介電常數，但它具有弱的機械強度，并且具有防止在形成氮化鉭膜101和103期間所引起的損傷的低阻力。換句話說，由于在通過濺射形成氮化鉭膜101和103的期間從目標飛出的濺射顆粒的物理碰撞，多孔低k膜易受損傷，并且被該損傷強烈影響。當包括在層間絕緣膜ILl和IL2中的多孔低k膜損傷時，由此得到的半導體器件可具有劣化的可靠性。例如，當包括在層間絕緣膜ILl和IL2中的多孔低k膜損傷時，多孔低k膜變得有吸濕性。多孔低k膜的吸濕性使得勢皇導體膜BRlOl和BR102氧化，這可能會導致布線MlOl和M102與層間絕緣膜ILl和IL2之間的粘附性劣化或可靠性(EM壽命、SM壽命、TDDB壽命等可靠性)劣化。布線的這種可靠性從EM (電迀移)壽命、SM (應力迀移)壽命、TDDB(時間相關介電擊穿)壽命等觀點來進行評估。另外，已經吸收水分的多孔低k膜可能會增加層間絕緣膜ILl和IL2的介電常數。由于這些問題，由此得到的半導體器件可能具有劣化的可靠性。
[0180]不包括多孔低k膜的層間絕緣膜ILl和IL2可以是另一種可能的措施。然而，由于多孔低k膜比非多孔低k膜更易于減小介電常數，所以作為低介電常數絕緣膜，多孔低k膜是極好的。包括多孔低k膜的層間絕緣膜ILl和IL2能夠增強減小布線之間的寄生電容的效果。因此，本發明人已經研究了，即使在層間絕緣膜包括多孔低k膜時，多孔低k膜對形成掩埋銅布線的勢皇導體膜期間的損傷也有抵抗力的結構。
[0181]圖26是本發明人研究的第二研究示例的半導體器件的不完整的橫截面圖。它對應于圖1或圖25。
[0182]圖26所示的第二研究示例的半導體器件與圖25所示的第一研究示例的半導體器件的不同在于，使用低密度氮化鉭膜1la代替高密度氮化鉭膜101，使用低密度氮化鉭膜103a代替高密度氮化鉭膜103。在圖26所示的第二研究示例中，布線MlOl的勢皇導體膜BRlOl是低密度氮化鉭膜1la和氮化鉭膜1la上的鉭膜102的疊層膜；以及布線M102的勢皇導體膜BR102是低密度氮化鉭膜103a和氮化鉭膜103a上的鉭膜104的疊層膜。第二研究示例的氮化鉭膜1la和103a的密度各自低于第一研究示例的氮化鉭膜101和103的密度。
[0183]在圖26的第二研究示例中，氮化鉭膜1la和103a是低密度氮化鉭膜，使得在形成氮化鉭膜1la和103a的期間，層間絕緣膜ILl和IL2不容易受到損傷。具體來說，在通過濺射形成氮化鉭膜1la和103a時，形成具有低密度的氮化鉭膜1la和103a，能夠減小在膜形成期間層間絕緣膜上的從目標飛出的濺射顆粒的碰撞，因此層間絕緣膜不易受到損傷。當如第一研究示例使用濺射形成高密度氮化鉭膜101和103時，包括在層間絕緣膜ILl和IL2中的多孔低k膜必然受到損傷，而當如第二研究示例使用濺射形成低密度氮化鉭膜1la和103a時，包括在層間絕緣膜ILl和IL2中的多孔低k膜不易受到損傷。在與圖25的第一研究示例相比較的圖26的第二研究示例中，能夠抑制可靠性劣化，由于在形成掩埋銅布線的勢皇導體膜時包括在層間絕緣膜ILl和IL2中的多孔低k膜的損傷導致可能出現可靠性劣化。
[0184]然而，在圖26的第二研究示例中出現了以下問題。
[0185]氮化鉭膜1la的低密度導致了氮化鉭膜1la和形成在其上的鉭膜102之間的低粘附性(粘合強度)，結果，氮化鉭膜1la很可能會與鉭膜102分離。這個出現的原因是，低密度氮化鉭膜1la具有低表面平坦度，使得不能容易地保護氮化鉭膜1la和形成在其上的鉭膜102之間的粘附性。
[0186]這意味著，在圖25的第一研究示例中，氮化鉭膜101具有高密度和高表面平坦度，因此，能夠容易地保護氮化鉭膜101和形成在其上的鉭膜102之間的粘附性。另一方面，在圖26的第二研究示例中，氮化鉭膜1la具有低密度且由此具有低表面平坦度，使得氮化鉭膜1la和形成在其的上的鉭膜102之間的粘附性必然降低。類似地，在圖26的第二研究示例中，氮化鉭膜103a具有低密度且由此具有低表面平坦度，使得氮化鉭膜103a和形成在其上的鉭膜104之間的粘附性必然降低。
[0187]氮化鉭膜1la和鉭膜102之間的粘附性的降低或氮化鉭膜103a和鉭膜104之間的粘附性的降低，導致了布線MlOl和M102的可靠性劣化。結果，由此得到的半導體器件具有劣化的可靠性。
[0188]由于掩埋銅布線的勢皇導體膜，圖25的第一研究示例得到的半導體器件和圖26的第二研究示例得到的半導體器件必然各自具有劣化的可靠性。
[0189]〈主要特征和優勢〉
[0190]第一實施例的一個主要特征是，掩埋銅布線(Ml和M2)的勢皇導體膜(BRl和BR2)分別具有第一勢皇導體膜(11和21)，形成在第一勢皇導體膜(11和21)上的第二勢皇導體膜(12和22)，和形成在第二勢皇導體膜(12和22)上的第三勢皇導體膜(13和23)。第一勢皇導體膜(11和21)位于層間絕緣膜(ILl和IL2)的布線溝槽(TRl和TR2)的底面和側壁上。主要由銅組成的主導體膜(MCl和MC2)位于第三勢皇導體膜(13和23)上。第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)由相同的導體材料制成，以及第三勢皇導體膜(13和23)由與第一勢皇導體膜(11和21)或第二勢皇導體膜(12和22)的導體材料不同的導體材料制成；以及第一勢皇導體膜(11和21)的密度低于第二勢皇導體膜(12和22)的密度。
[0191]對于布線Ml，勢皇導體膜11、勢皇導體膜12和勢皇導體膜13分別對應于第一勢皇導體膜、第二勢皇導體膜和第三勢皇導體膜。對于第二布線M2，勢皇導體膜21、勢皇導體膜22和勢皇導體膜23分別對應于第一勢皇導體膜、第二勢皇導體膜和第三勢皇導體膜。
[0192]在第一實施例中，形成在層間絕緣膜(ILl和IL2)中的布線溝槽(TRl和TR2)的底面和側壁上的第一勢皇導體膜(11和21)，被形成為低密度膜。如果第一勢皇導體膜(11和21)被形成為高密度膜，換句話說，第一勢皇導體膜(11和21)被形成為稠密膜，則如以上參考圖25的第一研究示例所述，在形成第一勢皇導體膜(11和21)期間包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)必然受到損傷。然而，在本實施例中，第一勢皇導體膜(11和21)被形成為低密度膜，使得能夠在形成第一勢皇導體膜(11和21)期間防止包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)受到損傷。簡而言之，在第一實施例中，通過將第一勢皇導體膜(11和21)的密度設置為低密度，在抑制或防止從布線溝槽(TRl和TR2)暴露的多孔低k膜(I和4)受到損傷的同時，能夠形成第一勢皇導體膜(11和21)。結果，由此得到的半導體器件能夠具有提尚的可靠性。
[0193]例如，當多孔低k膜(I和4)損傷時，多孔低k膜很可能吸收水分。已經吸收水分的多孔低k膜使得勢皇導體膜氧化，并且因此劣化布線(Ml和M2)與層間絕緣膜(ILl和IL2)之間的粘附性或劣化布線(Ml和M2)的可靠性(EM壽命、SM壽命、TDDB壽命等可靠性)。另一方面，在第一實施例中，能夠抑制或防止包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)受到損傷，使得能夠減小或排除在多孔低k膜(I和4)受到損傷時將另外出現的不便。結果，半導體器件能夠具有提高的可靠性。
[0194]此外，在本實施例中，第一勢皇導體膜(11和21)具有在其上的第二勢皇導體膜(12和22)，第二勢皇導體膜(12和22)由與第一勢皇導體膜(11和21)的導體材料相同的導體材料制成，并且該第二勢皇導體膜(12和22)的密度被設置為高于第一導體膜(11和21)的密度。
[0195]如圖26的第二研究示例，當在低密度勢皇導體膜(對應于氮化鉭膜1la和103a)上形成由不同于低密度勢皇導體膜(1la和103a)的材料的材料制成的勢皇導體膜(鉭膜102和104)時，由于它們之間的減少的粘附性(粘合強度)，這些勢皇導體膜很可能彼此分離。
[0196]當與第一實施例不同時，低密度第一勢皇導體膜(11和21)具有在其上的由不同于第一勢皇導體膜(11和21)的材料的材料制成的導體膜時，由于其間的減小的粘附性(粘合強度)，導體膜很可能與低密度第一勢皇導體膜(11和21)分離。
[0197]然而，在第一實施例中，由于低密度第一勢皇導體膜(11和21)具有在其上的由與第一勢皇導體膜(11和21)的材料相同的材料制成的第二勢皇導體膜(12和22)，所以即使第一勢皇導體膜(11和21)的密度小，也能保護第二勢皇導體膜(12和22)和第一勢皇導體膜(11和21)之間的粘附性(粘合強度)。這是因為，當形成雙層膜時，與兩層膜分別由不同材料制成時相比，當兩層膜由相同的材料制成時，能夠更容易地保護構成雙層膜的兩層膜之間的粘附性(粘合強度)，且更不可能出現分離。當兩層膜分別由不同材料制成時，由于失真導致的分離很可能由兩層膜之間的晶體結構或晶格常數的差異引起，而當兩層膜由同一種材料制成時，由于失真導致的分離不可能出現在這兩層膜之間。
[0198]在本實施例中，由于第一勢皇導體膜(11和21)具有在其上的由與第一勢皇導體膜(11和21)的材料相同的材料制成的第二勢皇導體膜(12和22)，所以即使第一勢皇導體膜(11和21)具有低密度并由此具有差的表面平坦度，也能保護第二勢皇導體膜(12和22)和第一勢皇導體膜(11和21)之間的粘附性。因此，通過第二勢皇導體膜(12和22)和第一勢皇導體膜(11和21)之間的增強的粘附性(粘合強度)，能夠抑制或防止第二勢皇導體膜(12和22)和第一勢皇導體膜(11和21)之間的分離。結果，由此得到的半導體器件能夠具有提高的可靠性。
[0199]此外，在第一實施例中，第二勢皇導體膜(12和22)具有在其上的第三勢皇導體膜(13和23)，第三勢皇導體膜(13和23)由與第二勢皇導體膜(12和22)的導體材料不同的導體材料制成。
[0200]第二勢皇導體膜(12和22)由與第三勢皇導體膜(13和23)的導體材料不同的導體材料制成。如果第二勢皇導體膜(12和22)具有低密度，則第二勢皇導體膜(12和22)和第三勢皇導體膜(13和23)之間的粘附性減小，并且第二勢皇導體膜(12和22)很可能與第三勢皇導體膜(13和23)分離。
[0201]在第一實施例中，第二勢皇導體膜(12和22)具有增加的密度。高密度第二勢皇導體膜(12和22)具有在其上的第三勢皇導體膜(13和23)，第三勢皇導體膜(13和23)由與第二勢皇導體膜(12和22)的導體材料不同的導體材料制成。即使當第二勢皇導體膜(12和22)和第三勢皇導體膜(13和23)分別由不同導體材料制成時，第二勢皇導體膜(12和22)也具有增強的密度，以及由此第二勢皇導體膜(12和22)具有高表面平坦度，使得能夠保護第二勢皇導體膜(12和22)和第三勢皇導體膜(13和23)之間的粘附性(粘合強度)。這意味著，受第二勢皇導體膜(12和22)密度高于第一勢皇導體膜(II和21)的密度影響，第二勢皇導體膜(12和22)的表面(在形成第三勢皇導體膜的一側上的表面)的平坦度也變得高于第一勢皇導體膜(11和21)的表面(在形成第二勢皇導體膜的一側上的表面)的平坦度。因此，能夠保護第三勢皇導體膜(13和23)的粘附性。因此，可能會增強第二勢皇導體膜(12和22)和第三勢皇導體膜(13和23)之間的粘附性，并由此抑制或防止第二勢皇導體膜(12和22)和第三勢皇導體膜(13和23)之間的分離。結果，由此得到的半導體器件能夠具有提高的可靠性。
[0202]因此，在第一實施例中，層間絕緣膜(ILl和IL2)包括多孔低k膜(I和4)，使得通過將在暴露多孔低k膜(I和4)時形成的第一勢皇導體膜(I I和21)的密度設置為低密度，抑制或防止了在形成第一勢皇導體膜(11和21)的期間多孔低k膜(I和4)的損傷。考慮到，在低密度第一勢皇導體膜(11和21)上形成由不同材料制成的導體膜劣化了導體膜的粘附性，在第一勢皇導體膜(11和21)上形成由與低密度第一勢皇導體膜(11和21)的材料相同的材料制成的高密度第二勢皇導體膜(12和22)。通過在高密度第二勢皇導體膜(12和22)上形成由與第二勢皇導體膜(12和22)的材料不同的材料制成的第三勢皇導體膜(13和23)，能夠保護第二勢皇導體膜(12和22)的粘附性和第三勢皇導體膜(13和23)的粘附性。這使得可以抑制或防止在掩埋銅布線(MI和M2)中產生膜間隙粘附性減小的區域。結果，掩埋銅布線(MI和M2)能夠具有提高的可靠性。因此，由此得到的半導體器件能夠具有提高的綜合可靠性。
[0203]在本實施例中，第一勢皇導體膜(II和21)和形成在第一勢皇導體膜(II和21)上的第二勢皇導體膜(12和22)由相同的導體材料制成，同時，第一勢皇導體膜(II和21)的密度被設置為低于第二勢皇導體膜(12和22)的密度。這使得可以將第一勢皇導體膜(11和21)形成為低密度膜并將第二勢皇導體膜(12和22)形成為高密度膜。由于能夠將第一勢皇導體膜(11和21)提供為低密度膜，所以在形成第一勢皇導體膜(11和21)的期間能夠抑制或防止包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)受到損傷。由于能夠將第二勢皇導體膜(12和22)提供為高密度膜，所以即使在第二勢皇導體膜(12和22)上形成由與第二勢皇導體膜(12和22)的導體材料不同的導體材料制成的第三勢皇導體膜(13和23)時，也能保護第二勢皇導體膜(12和22)的粘附性和第三勢皇導體膜(13和23)的粘附性。這使得可以抑制或防止包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)受到損傷，同時抑制或防止在掩埋銅布線(Ml和M2)中產生膜間隙粘附性減小的區域。結果，由此得到的半導體器件能夠具有提尚的綜合可靠性。
[0204]第二勢皇導體膜(12和22)的厚度優選大于第一勢皇導體膜(11和21)的厚度。換句話說，第一勢皇導體膜(11和21)的厚度優選小于第二勢皇導體膜(12和22)的厚度。這意味著，在布線Ml中，勢皇導體膜12的厚度優選大于勢皇導體膜11的厚度。在布線M2中，勢皇導體膜22的厚度優選大于勢皇導體膜21的厚度。其原因如下。
[0205]具體來說，第一勢皇導體膜(11和21)、第二勢皇導體膜(12和22)和第三勢皇導體膜(13和23)具有銅(Cu)阻隔特性(阻隔效應)，并且它們能夠起到抑制或防止主導體膜(MCl和MC2)中的銅(Cu)擴散到層間絕緣膜(ILl和IL2)中的作用。當第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)具有相同的膜厚度時，高密度第二勢皇導體膜(12和22)的大于低密度第一勢皇導體膜(11和21)的阻隔特性。當第一勢皇導體膜(11和21)的厚度和第二勢皇導體膜(12和22)的厚度的總和保持恒定時，與增加第一勢皇導體膜(11和21)的厚度相比，增加第二勢皇導體膜(12和22)的厚度，使得抑制或防止主導體膜(MCl和MC2)中的銅(Cu)擴散到層間絕緣膜(ILl和IL2)中的效果變得更好。增加第一勢皇導體膜(11和21)的厚度和第二勢皇導體膜(12和22)的厚度的總和，導致布線(Ml和M2)中的主導體膜(MCl和MC2)的比率減小，而且導致布線(Ml和M2)的電阻增加。
[0206]第一勢皇導體膜(II和21)的厚度優選小于第二勢皇導體膜(12和22)的厚度。這使得可以在不增加第一勢皇導體膜(11和21)的厚度和第二勢皇導體膜(12和22)的厚度的總和的情況下，增強整個勢皇導體膜的銅(Cu)阻隔特性。這能夠增強抑制或防止主導體膜(MCI和MC2)中的銅(Cu)擴散到層間絕緣膜(ILI和IL2)中的效果。另外，由于在保持銅(Cu)阻隔特性的同時，能夠抑制第一勢皇導體膜(11和21)的厚度和第二勢皇導體膜(12和22)的厚度的總和增加，所以能減小布線(Ml和M2)的電阻。
[0207]第一勢皇導體膜(II和21)的厚度太小，可以導致在形成高密度第二勢皇導體膜(12和22)的期間，包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)的損傷。第一勢皇導體膜(11和21)優選具有Inm或Inm以上的厚度。尤其是，從布線溝槽(TRl和TR2)暴露出來的多孔低k膜(I和4)上的第一勢皇導體膜(11和21)的厚度優選是Inm或Inm以上。這種膜厚度能夠適當抑制或防止在第一勢皇導體膜(I I和21)上形成高密度第二勢皇導體膜(12和22)期間，包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)受到損傷。
[0208]如上所述，為了增強整個勢皇導體膜的銅(Cu)阻隔特性，增加第二勢皇導體膜(12和22)的厚度比增加第一勢皇導體膜(11和21)的厚度更有優勢。不希望第一勢皇導體膜(11和21)太厚。第一勢皇導體膜(I I和21)的厚度尤其優選在Inm或Inm以上但不大于2nm的范圍內。
[0209]第一勢皇導體膜(II和21)的厚度和第二勢皇導體膜(12和22)的厚度的總和優選是5nm或5nm以上。這使得可以有效保持勢皇導體膜的銅(Cu)阻隔特性。另外，能夠提高層間絕緣膜(ILl和IL2)和布線(Ml和M2)之間的粘附性(粘合強度)。
[0210]過度增加第一勢皇導體膜(II和21)的厚度和第二勢皇導體膜(12和22)的厚度的總和，會相應減小布線(Ml和M2)中的主導體膜(MCl和MC2)的比率。這導致了布線電阻的增加。因此，更優選將第一勢皇導體膜(11和21)的厚度和第二勢皇導體膜(12和22)的厚度的總和設置在5至15nm的范圍內。
[0211]另外，更優選地，第三勢皇導體膜(13和23)的厚度被設置為在3至1nm的范圍內。這使得可以保持勢皇導體膜的銅(Cu)阻隔特性，同時能提高層間絕緣膜(ILl和IL2)和布線(Ml和M2)之間的粘附性。此外，能夠抑制布線電阻的增加。
[0212]第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)由相同的材料制成。它們優選具有相同的晶體結構。這意味著，優選勢皇導體膜11和勢皇導體膜12由相同的材料制成，同時勢皇導體膜11和勢皇導體膜12具有相同的晶體結構。另外，優選勢皇導體膜21和勢皇導體膜22由相同的材料制成，并且勢皇導體膜21和勢皇導體膜22具有相同的晶體結構。這是因為，當通過疊置形成雙層膜時，與兩層膜分別由不同材料制成時相比，當兩層膜由相同的材料制成時，能夠更容易地保持構成雙層膜的這兩層膜之間的粘附性(粘合強度)，而且，當兩層膜具有相同晶體結構時，能夠進一步更容易地保持這兩層膜之間的粘附性(粘合強度)。簡而言之，當雙層膜的兩層膜由相同的材料制成并且具有相同的晶體結構時，由于失真導致的它們之間的分離更不可能出現。
[0213]具體來說，第一勢皇導體膜(11和21)具有低密度，使得它們有較差的表面平坦度，并且形成在其上的膜的粘附性可能減小。當形成在第一勢皇導體膜(11和21)上的第二勢皇導體膜(12和22)由與第一勢皇導體膜(11和21)的材料相同的材料制成并與其具有相同的晶體結構時，即使當第一勢皇導體膜(I I和21)具有低密度和低表面平坦度時，也能增強第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)之間的粘附性。這使得可以適當抑制或防止第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)之間的分離。
[0214]在本實施例中，因為氮化鉭膜有極好的銅(Cu)阻隔特性，同時對層間絕緣膜(ILl和IL2)有極好的粘附性，所以第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)各自優選由氮化鉭膜制成。氮化鉭膜和鉭膜之間的比較顯示出，氮化鉭膜對層間絕緣膜(ILl和IL2)具有優良的粘附性。用作鄰近于層間絕緣膜(ILl和IL2)的第一勢皇導體膜(11和21的氮化鉭膜，使得能夠保持銅(Cu)阻隔特性，并且能夠增強第一勢皇導體膜(11和21)對層間絕緣膜(ILl和IL2)的粘附性。這使得可以適當抑制或防止第一勢皇導體膜(11和21)和層間絕緣膜(ILl和IL2)之間的分離。第二勢皇導體膜(12和22)和第一勢皇導體膜(11和21)由相同的材料制成，使得如果使用氮化鉭膜作為第一勢皇導體膜(II和21)，必然意味著使用氮化鉭膜作為第二勢皇導體膜(12和22)。
[0215]在本實施例中，因為鉭膜有極好的銅(Cu)阻隔特性，同時對主要由銅組成的主導體膜(MCI和MC2)有極好的粘附性，所以第三勢皇導體膜(I 3和2 3)優選由鉭膜制成。氮化鉭膜和鉭膜之間的比較顯示出，鉭膜對主要由銅組成的主導體膜(MCl和MC2)有優良的粘附性。用作鄰近于主要由銅組成的主導體膜(MCl和MC2)的第三勢皇導體膜(13和23)的鉭膜，使得能夠保持銅(Cu)阻隔特性，并且能夠增強主導體膜(MCl和MC2)對第三勢皇導體膜(13和23)的粘附性。這使得可以適當抑制或防止第三勢皇導體膜(13和23)與主導體膜(MCl和MC2)之間的分咼。
[0216]因此，在對層間絕緣膜(ILl和IL2)的粘附性方面，通過使用優于鉭膜的氮化鉭膜，能夠更好地提高層間絕緣膜(ILl和IL2)和勢皇導體膜(BRl和BR2)之間的粘附性。在對主導體膜(MCl和MC2)的粘附性方面，通過使用優于氮化鉭膜的鉭膜，能夠更好地提高主導體膜(MCl和MC2)和勢皇導體膜(BRl和BR2)之間的粘附性。結果，能夠適當地提高層間絕緣膜(ILl和IL2)和勢皇導體膜(BRl和BR2)之間的粘附性，以及主導體膜(MCl和MC2)和勢皇導體膜(BRl和BR2)之間的粘附性。
[0217]因此，第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)最優選為氮化鉭膜，而第三勢皇導體膜(13和23)最優選為鉭膜。可選擇地，也能夠使用氮化鈦(TiN)膜或氮化釕(RuN)膜作為第一勢皇導體膜(I I和21)和第二勢皇導體膜(12和22)。也能夠使用鈦(Ti)膜、鎢(W)膜、鈷(Co)膜、錳(Mn)膜或釕(Ru)膜，或者包含這些元素(T1、W、Co、Mn和Ru)中的兩種或兩種以上的合金膜，作為第三勢皇導體膜(13和23)。
[0218]在本實施例中，將第一勢皇導體膜(11和21)的密度設置為低于第二勢皇導體膜(12和22)的密度。第一勢皇導體膜(11和21)的密度優選是完整晶體的密度的50%至90%。這意味著，第一勢皇導體膜(11和21)的密度優選是構成第一勢皇導體膜(11和21)的材料的完整晶體的密度的50%至90%。假定，D1表示第一勢皇導體膜(11和21)的密度，02表示構成第一勢皇導體膜(11和21)的材料的完整晶體的密度，優選滿足下面的方程式(I):
[0219]0.5^Di/D2^0.9---(1)
[0220]術語“完整晶體”是指其中既沒有晶體缺陷也沒有雜質的完整晶體。
[0221]第二勢皇導體膜(12和22)的密度優選高于完整晶體的90%。這意味著，第二勢皇導體膜(12和22)的密度優選高于構成第二勢皇導體膜(12和22)的材料的完整晶體的密度的90%。假定，D3表示第二勢皇導體膜(12和22)的密度，D4表示構成第二勢皇導體膜(12和22)的材料的完整晶體的密度，優選滿足下面的方程式(2):
[0222]0.9<D3/D4^1---(2)
[0223]由于構成第一勢皇導體膜(II和21)的材料和構成第二勢皇導體膜(12和22)的材料是相同的，所以構成第一勢皇導體膜(11和21)的材料的完整晶體的密度(D2)和構成第二勢皇導體膜(12和22)的材料的完整晶體的密度(D4)是相等的，其滿足D2 = D4。
[0224]當第一勢皇導體膜(11和21)由完整晶體組成時，密度D2也能夠被視為第一勢皇導體膜(II和21)的虛擬密度。當第二勢皇導體膜(12和22)由完整晶體組成時，密度D4也能夠被視為第二勢皇導體膜(12和22)的虛擬密度。
[0225]由于第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)由相同的材料制成，所以第一勢皇導體膜(11和21)的密度低于第二勢皇導體膜(12和22)的密度是指，第一勢皇導體膜(11和21)的原子空位濃度(空位濃度)大于第二勢皇導體膜(12和22)的原子空位濃度(空位濃度)。因此，勢皇導體膜11的原子空位濃度大于勢皇導體膜12的原子空位濃度，以及勢皇導體膜21的原子空位濃度大于勢皇導體膜22的原子空位濃度。
[0226]在這里所使用的“原子空位濃度”對應于原子空位與原子可占用的所有晶格點的比率。“原子空位”對應于期望其具有原子但卻沒有的晶體的晶格點。例如，當在某膜中平均每10個晶格點有一個原子空位時，該膜的原子空位濃度為10%，以及該膜的密度為完整晶體的密度的90%。完整晶體沒有原子空位，使得完整晶體的原子空位濃度為0%。
[0227]假定，D5表示第一勢皇導體膜(11和21)的原子空位濃度，優選滿足下面的方程式
(3):
[0228]D5=1-Di/D2---(3)
[0229]假定，D6表示第二勢皇導體膜(12和22)的原子空位濃度，優選滿足下面的方程式
(4):
[0230]D6=l-D3/D4---(4)
[0231]如上所述，第一勢皇導體膜(11和21)的密度(D1)優選是完整晶體的密度(D2)的50 %至90 %。換句話說，第一勢皇導體膜(11和21)的原子空位濃度(D5)優選是10 %至50 %。如上所述，第二勢皇導體膜(12和22)的密度(D3)優選是完整晶體的密度(D4)的90%或90%以上。這意味著，第二勢皇導體膜(12和22)的原子空位濃度(D6)優選為小于10%。
[0232]氮化鉭具有六邊形晶體結構，并且其晶格常數是3.363埃。在第一實施例中，第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)各自優選是氮化鉭膜。在這種情況下，構成第一勢皇導體膜的氮化鉭膜和構成第二勢皇導體膜的氮化鉭膜各自具有六邊形晶體結構，但第一勢皇導體膜的密度低于第二勢皇導體膜的密度，因此，第一勢皇導體膜的原子空位濃度大于第二勢皇導體膜的原子空位濃度。完整晶體形式中的氮化鉭膜的密度(D2)是14.3g/cm3。當氮化鉭膜是Ta2N并且具有六邊形晶體結構和具有3.363埃的晶格常數時，完整晶體的密度大約是12.6g/cm30
[0233]注意，第一勢皇導體膜(11和21)優選由兩層或兩層以上的原子層制成，并且優選具有10%至50%的原子空位濃度。當它們具有這種特征時，在布線溝槽(TRl和TR2)的內表面上，層間絕緣膜(ILl和IL2)完全由第一勢皇導體膜(11和21)覆蓋，此時，在第二勢皇導體膜(12和22)和層間絕緣膜(ILl和IL2)之間的第一勢皇導體膜(11和21)中，原子空位基本上存在于任何平面位置。這使得可以有效產生抑制或防止由于形成勢皇導體膜導致的多孔低k膜(I和4)的損傷的效果。從上述觀點看，如上所述，第一勢皇導體膜(11和21)的厚度優選為Inm或Inm以上。
[0234]第一勢皇導體膜(II和21)和第二勢皇導體膜(12和22)由相同的材料制成但其密度不同。在由此制造的半導體器件中，第一勢皇導體膜(11和21)和第二勢皇導體膜(12和
22)之間的密度差異能夠從例如使用TEM(透射電子顯微鏡)的所觀察的對比中發現。例如，能夠從HAADF (高角環形暗場)-STEM (掃描透射式電子顯微鏡)圖像中獲得與原子量成比例的對比度。通過使用HAADF-STEM圖像，發現第一勢皇導體膜(11和21)的密度低于第二勢皇導體膜(12和22)的密度。
[0235]第三勢皇導體膜(13和23)也優選具有高密度，并且由于高密度，第三勢皇導體膜(13和23)和主導體膜(MCl和MC2)能夠具有在其間的提高的粘附性(粘合強度)。第三勢皇導體膜(13和23)形成在第二勢皇導體膜(12和22)上，使得即使當第三勢皇導體膜(13和23)具有高密度時，也不損傷在形成第三勢皇導體膜(13和23)的期間，包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)損傷。
[0236]因此，第三勢皇導體膜(13和23)的密度高于完整晶體的密度的90%。這意味著，第三勢皇導體膜(13和23)的密度優選高于構成第三勢皇導體膜(13和23)的材料的完整晶體的密度的90%。具體來說，假定，D7表示第三勢皇導體膜(13和23)的密度，以及D8表示構成第三勢皇導體膜(13和23)的材料的完整晶體的密度，優選滿足下面的方程式(5):
[0237]0.9<D7/D8^l---(5)
[0238]假定第三勢皇導體膜(13和23)由完整晶體組成，密度D8也能夠被視為第三勢皇導體膜(13和23)的虛擬密度。
[0239]假定D9表示第三勢皇導體膜(13和23)的原子空位濃度，滿足下面的方程式(6):
[0240]D9=l-D7/D8---(6)
[0241]如上所述，第三勢皇導體膜(13和23)的密度(D7)優選高于完整晶體的密度(D8)的90%。這意味著，第三勢皇導體膜(13和23)的原子空位濃度(D9)優選小于10%。
[0242]第一勢皇導體膜(11和21)的密度(D1)、第二勢皇導體膜(12和22)的密度(D3)和第三勢皇導體膜(13和23)的密度(D7)優選滿足下面的方程式(7):
[0243]Di/D2<D3/D4 和 Di/D2<D7/Ds...(7)
[0244]當從原子空位濃度的角度重新構成上述方程式(7)時，期望，第二勢皇導體膜(12和22)的原子空位濃度(D6)大于第一勢皇導體膜(11和21)的原子空位濃度(D5) (D6>D5)，以及第三勢皇導體膜(13和23)的原子空位濃度(D9)大于第一勢皇導體膜(11和21)的原子空位濃度(D5) (D9>D5)。
[0245]第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)由相同的材料制成，而第三勢皇導體膜(13和23)由與第一勢皇導體膜(II和21)和第二勢皇導體膜(12和22)的材料不同的材料制成。因此，值D2和D4彼此相等(D2 = D4)，而值D8與值D2和D4不同。
[0246]鉭膜具有體心立方晶體結構，并且其晶格常數為3.305埃。在第一實施例中，第三勢皇導體膜(13和23)優選是鉭膜，并且在這種情況下，構成第三勢皇導體膜(13和23)的鉭膜具有體心立體晶體結構。鉭的完整晶體的密度(D8)為16.65g/cm3。
[0247]在隨后將要描述的第二實施例中，第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)各自優選是鉭膜。在這種情況下，構成第一勢皇導體膜的鉭膜和構成第二勢皇導體膜的鉭膜各自具有體心立體晶體結構。然而，第一勢皇導體膜的密度低于第二勢皇導體膜的密度，因此，第一勢皇導體膜的原子空位濃度大于第二勢皇導體膜的原子空位濃度。
[0248]接下來，將描述每個勢皇導體膜的優選形成過程。
[0249]優選通過濺射形成第二勢皇導體膜(12和22)。濺射在由此形成的膜的均勻性或質量方面是極好的。另外，不同于將要形成的膜的材料的雜質沒有被混合，并且能容易地形成具有高密度的膜。通過使用濺射形成第二勢皇導體膜(12和22)，第二勢皇導體膜(12和22)能夠具有提高的均勻性或質量。另外，能夠容易地防止在第二勢皇導體膜(12和22)中混合不必要的雜質。此外，能夠容易且適當地形成具有高密度的第二勢皇導體膜(12和22)。而且，由于已經通過濺射形成高密度第二勢皇導體膜(12和22)，將要形成在第二勢皇導體膜(12和22)上的第三勢皇導體膜(13和23)能夠更適當地具有提高的粘附性。
[0250]濺射是通過在下層上沉積從目標飛出的濺射顆粒以使得物理碰撞不可避免地施加到下層來形成膜的方法。通過這種碰撞配置布線溝槽(TRl和TR2)的內表面的多孔低k膜(I和4)可能會受到損傷。然而，在本實施例中，在布線溝槽(TRl和TR2)的內表面上具有第一勢皇導體膜(11和21)時，換句話說，在從布線溝槽(TRl和TR2)中不暴露多孔低k膜(I和4)的情況下，形成第二勢皇導體膜(12和22)。即使當通過濺射形成第二勢皇導體膜(12和22)時，也能抑制或防止在通過濺射形成第二勢皇導體膜(12和22)期間，包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)受到損傷。
[0251]對于第一勢皇導體膜(11和21)的形成，可優選使用濺射或ALD。對于形成高密度膜(即，稠密膜)，濺射比ALD更有優勢，但是，不要求第一勢皇導體膜(11和21)具有高密度，使得濺射或ALD都能夠用于形成第一勢皇導體膜(I I和21)。使用濺射來形成第一勢皇導體膜(11和21)和使用ALD來形成第一勢皇導體膜(11和21)分別具有以下優勢。
[0252]使用濺射來形成第一勢皇導體膜(11和21)是指，使用相同的材料和相同的工藝(濺射)來形成第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)。在這種情況下，能夠減少形成第一勢皇導體膜(11和21)的步驟和形成第二勢皇導體膜(12和22)的步驟所花費的時間，導致半導體器件的制造時間的減少。另外，有助于提高半導體器件的生產量。此外，能夠將相同的濺射設備用于形成第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)。這減少了用于制造半導體器件所需的設備的數量。在使用相同濺射設備時，可以連續執行形成第一勢皇導體膜(11和21)的步驟和形成第二勢皇導體膜(12和22)的步驟，以及在這種情況下，在形成第一勢皇導體膜(11和21)的步驟和形成第二勢皇導體膜(12和22)的步驟之間，不需要從濺射設備的處理室(室CM)中取出半導體晶片(半導體襯底SB)。這有利于半導體器件的制造步驟，減小了半導體器件的制造時間，并提高了生產量。而且，使用濺射來形成第一勢皇導體膜(11和21)可能會防止將不必要的雜質混入到第一勢皇導體膜(11和21)中。
[0253]濺射是通過在下層上沉積從目標飛出的濺射顆粒來形成膜的方法。物理碰撞不可避免地施加到下層，通過這種撞擊配置布線溝槽(TRl和TR2)的內表面的多孔低k膜(I和4)可能受到損傷。然而，在第一實施例中，由于第一勢皇導體膜(11和21)具有減小的密度，所以即使當通過濺射形成第一勢皇導體膜(11和21)時，也能防止在形成第一勢皇導體膜(11和21)期間，包括在層間絕緣膜(ILl和IL2)中的多孔低k膜(I和4)通過濺射而受到損傷。
[0254]另一方面，在不對下層施加物理碰撞的情況下，ALD能夠形成膜。與濺射相比，ALD不一定導致形成在想要形成的膜下面的下層上的損傷。當通過ALD形成第一勢皇導體膜(11和21)時，能夠更適當抑制或防止在形成第一勢皇導體膜(11和21)期間，包括在層間絕緣膜(I LI和IL2)中的多孔低k膜(I和4)受到損傷。
[0255]從縮短制造時間或提高生產量的角度看，在形成第一勢皇導體膜(11和21)時濺射是較好的。另一方面，從盡可能多地抑制多孔低k膜(I和4)受到損傷的角度看，在形成第一勢皇導體膜(11和21)時ALD是較好的。
[0256]濺射適于形成第三勢皇導體膜(13和23)。這有助于提高第三勢皇導體膜(13和23)的均勻性和質量。另外，該方法有利于防止在第三勢皇導體膜(13和23)中混合不必要的雜質。此外，通過使用該方法，能夠容易或適當地形成具有高密度的第三勢皇導體膜(13和
23)。能夠通過濺射形成高密度第三勢皇導體膜(13和23)，使得形成在第三勢皇導體膜(13和23)上的主導體膜(MCl和MC2)能夠適當地具有提高的粘附性。
[0257]圖27是示出將要用于形成勢皇導體膜的濺射設備的一個示例的說明圖。
[0258]在圖27所示的濺射設備SP中，半導體晶片WF(對應于半導體襯底SB)放置在室(處理室)CM中的底座WD上，以及用于膜形成的目標TG放置在面向半導體晶片WF的位置上。目標TG附著到冷卻系統RS。屏蔽門SH放置在半導體晶片WF和目標TG之間。當在半導體晶片WF上形成膜時，門SH轉移到與半導體晶片WF和目標TG之間的位置不同的位置，以允許在半導體晶片WF上沉積從目標TG飛出的濺射顆粒SR。
[0259]在半導體晶片WF上形成膜期間，將諸如氬氣的濺射氣體引入到真空室CM中，并將高電壓施加到半導體晶片WF和目標TG之間。由此產生的氬離子(Ar+)被允許與目標TG相撞，以及由從目標TH散出來的目標材料制成的濺射顆粒SR被沉積在半導體晶片SF上。因此，能夠在半導體晶片WF上形成膜。也可以將氮氣以及氬氣引入到室中。
[0260]當各自通過濺射形成第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)時，能夠在形成期間通過壓力(室CM內的壓力)來控制將要形成的膜的密度。具體來說，在通過濺射形成膜時，隨著室CM內的壓力減小，得到的膜具有增加的密度，而隨著室CM內的壓力增加，得到的膜趨于具有減小的密度。通過使用這種趨勢，使在形成第一勢皇導體膜(11和21)期間的室CM內的壓力大于在形成第二勢皇導體膜(12和22)期間的室CM內的壓力，第一勢皇導體膜(11和21)的密度能夠低于第二勢皇導體膜(12和22)的密度。
[0261]作為一個示例，在通過濺射形成構成第一勢皇導體膜(11和21)的氮化鉭膜期間，能夠將室CM內的壓力調整為約I至1mTorr，能夠將待施加到半導體晶片WF的射頻(RF)功率調整為約O至1000W，以及能夠將目標TG的DC偏壓功率調整為約1000至15000W。在通過濺射形成構成第二勢皇導體膜(12和22)的氮化鉭膜期間，能夠將室CM內的壓力調整為約0.1至ImTorr，能夠將待施加到半導體晶片WF的射頻(RF)功率調整為約O至1000W，以及能夠將目標TG的DC偏壓功率調整為約1000至15000W。在上述條件下，能夠形成由低密度氮化鉭膜組成的第一勢皇導體膜(11和21)和由高密度氮化鉭膜組成的第二勢皇導體膜(12和22)。
[0262]當各自通過濺射形成第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)時，能夠不通過壓力而通過施加的功率來控制將要形成的膜的密度。例如，在不向半導體晶片WF施加射頻功率的情況下，通過將目標TG的DC偏壓功率調整為100至1000W，來形成第一勢皇導體膜(II和21)，以及通過將該功率調整為高于上述功率(例如，將目標TG的DC偏壓功率調整為1000至20000W，和將半導體晶片WF的射頻(RF)功率調整為O至1000W)，來形成第二勢皇導體膜(12和22)。在上述條件下，第一勢皇導體膜(II和21)的密度能夠低于第二勢皇導體膜(12和22)的密度。能夠通過壓力和施加到半導體晶片和目標TG中的每一個的功率來控制第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)中的每一個的密度。
[0263]另一方面，當通過ALD形成第一勢皇導體膜(11和21)時，能夠如下所述控制第一勢皇導體膜(11和21)的密度。具體來說，在ALD中，通過重復允許原子吸附到下層上的步驟，使由此吸附的原子起反應的步驟，和排除不必要的原子并由此疊置原子層的步驟來形成膜。由于吸附的原子數量隨著允許原子吸附的步驟所花費的時間的減少而減少，所以由此形成膜能夠具有減小的密度。
[0264](第二實施例)
[0265]圖28是第二實施例的半導體器件的不完整的橫截面圖，并且它對應于圖1的第一實施例。
[0266]第二實施例的半導體器件與第一實施例的半導體器件不同之處在于以下幾點。
[0267]在第一實施例中，勢皇導體膜BRl是由形成在布線溝槽TRl的內表面(底面和側壁)上的勢皇導體膜11，形成在勢皇導體膜11上的勢皇導體膜12，和形成在勢皇導體膜12上的勢皇導體膜13組成的疊層膜。勢皇導體膜BR2是由形成在布線溝槽TR2和通孔VH的內表面(底面和側壁)上的勢皇導體膜21，形成在勢皇導體膜21上的勢皇導體膜22，和形成在勢皇導體膜22上的勢皇導體膜23組成的疊層膜。
[0268]另一方面，在第二實施例中，勢皇導體膜BRl是形成在布線溝槽TRl的內表面(底面和側壁)上的勢皇導體膜11和形成在勢皇導體膜11上的勢皇導體膜12的疊層膜。勢皇導體膜BR2是形成在布線溝槽TR2和通孔VH的內表面(底面和側壁)上的勢皇導體膜21和形成在勢皇導體膜21上的勢皇導體膜22的疊層膜。
[0269]簡而言之，第二實施例沒有對應于勢皇導體膜13和23的膜。第二實施例具有對應于第一實施例的第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)的膜，但沒有對于第三勢皇導體膜(13和23)的膜。
[0270]因此，在第一實施例中，勢皇導體膜13具有在其上的主體膜MCl，以及勢皇導體膜23具有在其上的主體膜MC2，而在第二實施例中，勢皇導體膜12具有在其上的主體膜MCl，以及勢皇導體膜22具有在其上的主體膜MC2。因此，在第一實施例中，主導體膜MCl和勢皇導體膜12具有在其間的勢皇導體膜13，以及主導體膜MC2和勢皇導體膜22具有在其間的勢皇導體膜23。另一方面，在第二實施例中，主導體膜MCl鄰近于勢皇導體膜12，以及主導體膜MC2鄰近于勢皇導體膜22。
[0271]第一實施例和第二實施例的共同點在于，勢皇導體膜11和勢皇導體膜12由相同的導體材料制成，以及勢皇導體膜11的密度低于勢皇導體膜12的密度。另外，第一實施例和第二實施例的共同點在于，勢皇導體膜21和勢皇導體膜22由相同的導體材料制成，以及勢皇導體膜21的密度低于勢皇導體膜22的密度。
[0272]然而，在第一實施例中，勢皇導體膜11、12、21和22各自優選由氮化鉭膜制成，而在第二實施例中，勢皇導體膜11、12、21和22各自優選由鉭(Ta)膜制成。第二實施例中的勢皇導體膜11、12、21和22的厚度和形成方法類似于第一實施例的勢皇導體膜11、12、21和22的厚度和形成方法。
[0273]第二實施例的半導體器件的另一配置與第一實施例的半導體器件的另一配置幾乎類似，因此在這里省略了重復的描述。
[0274]接下來，參考圖29至圖37，將描述第二實施例的半導體器件的制造步驟。圖29至圖37是在其制造步驟期間第二實施例的半導體器件的不完整的橫截面圖。
[0275]在直至獲得圖5的結構之前，第二實施例的制造步驟與第一實施例的制造步驟類似，因此在這里省略了其重復的描述。
[0276]在以類似于第一實施例的方式的方式獲得圖5的結構之后，如圖29所示，在半導體襯底SB的主表面上，換句話說，在包括布線溝槽TRl的內表面(底面和側壁)的層間絕緣膜ILl上，形成勢皇導體膜11。在第二實施例中，勢皇導體膜11優選是鉭(Ta)膜，并且濺射或ALD適合于其形成。
[0277]接下來，如圖30所示，在勢皇導體膜11上形成勢皇導體膜12。勢皇導體膜12由與勢皇導體膜11的材料相同的材料制成，并且其優選是鉭(Ta)膜。濺射適合于勢皇導體膜12的形成。勢皇導體膜11和勢皇導體膜12由同一種導電材料制成(這里指鉭)，但勢皇導體膜12的密度高于勢皇導體膜11的密度。
[0278]結果，包括布線溝槽TRl的內表面(底面和側壁)的層間絕緣膜ILl具有在其上的勢皇導體膜BRl，該勢皇導體膜BRl是勢皇導體膜11和勢皇導體膜11上的勢皇導體膜12的疊層膜。在這個階段，布線溝槽TRl仍未被填滿。在第二實施例中，不形成對應于第一實施例的勢皇導體膜13的膜。
[0279]接下來，如圖31所示，在勢皇導體膜BRl上，換句話說，在充當勢皇導體膜BRl的頂層的勢皇導體膜12上，形成主要由銅組成的主導體膜MC1，以用該膜填充布線溝槽TR1。第二實施例中的主導體膜MCl的配置和形成方法與第一實施例的主導體膜MCl的配置和形成方法類似。
[0280]接下來，如圖32所示，通過使用CMP的拋光處理來移除在布線溝槽TRl外面的主導體膜MCl和勢皇導體膜BRl (11和12)的不必要的部分，而同時保留在布線溝槽TRl中的主導體膜MCl和勢皇導體膜BRl (11和12)的其他部分，來形成布線Ml。上述拋光處理在下文中將稱為“圖32的拋光處理”。布線Ml由掩埋在布線溝槽TRl中的主導體膜MCl和勢皇導體膜BRl(11和12)組成。圖32的拋光處理暴露出層間絕緣膜ILl的上表面和布線Ml的上表面，使得暴露的層間絕緣膜ILl的上表面和暴露的布線Ml的上表面基本上形成平面。
[0281]圖32示出了通過圖32的拋光處理移除氧化硅膜3之后的暴露的S1C膜2的上表面。在類似于第一實施例的第二實施例中，即使通過圖32的拋光處理，氧化硅膜3也可以以層的形式保留。
[0282]能夠如上所述形成布線Ml。
[0283]然后，執行類似于圖11至18的步驟以得到對應于圖18的圖33的結構。同樣在類似于第一實施例的第二實施例中，在其中有布線Ml的層間絕緣膜ILl上，形成勢皇絕緣膜BI和層間絕緣膜IL2，并在由層間絕緣膜IL2和勢皇絕緣膜BI組成的疊層膜中，形成布線溝槽TR2和通孔VH。
[0284]接下來，如圖34所示，在半導體襯底SB的主表面上，換句話說，在包括布線溝槽TR2和通孔VH的內表面(底面和側壁)的層間絕緣膜IL2上，形成勢皇導體膜21。在第二實施例中，勢皇導體膜21優選是鉭(Ta)膜，并且優選通過濺射或ALD形成勢皇導體膜21。
[0285]接下來，如圖35所示，在勢皇導體膜21上形成勢皇導體膜22。勢皇導體膜22由與勢皇導體膜21的導電材料相同的導電材料制成，并且其優選是鉭(Ta)膜。能夠優選通過濺射形成勢皇導體膜22。勢皇導體膜21和勢皇導體膜22由同一種導電材料制成(這里指鉭)，但勢皇導體膜22的密度高于勢皇導體膜21的密度。
[0286]結果，包括布線溝槽TR2和通孔VH的內表面(底面和側壁)的層間絕緣膜IL2具有在其上的勢皇導體膜BR2，該勢皇導體膜BR2是勢皇導體膜21和勢皇導體膜21上的勢皇導體膜22的疊層膜。在這個階段，布線溝槽TR2和通孔VH仍未被填充。在第二實施例中，不形成對應于第一實施例的勢皇導體膜23的膜。
[0287]接下來，如圖36所示，在勢皇導體膜BR2上，換句話說，在充當勢皇導體膜BR2的頂層的勢皇導體膜22上，形成主要由銅組成的主導體膜MC2，以用該膜填充布線溝槽TR2和通孔VH。第二實施例中的主導體膜MC2的配置和形成方法與第一實施例的主導體膜MC2的配置和形成方法類似。
[0288]接下來，如圖37所示，通過使用CMP的拋光處理來移除在布線溝槽TR2和通孔VH外面的主導體膜MC2和勢皇導體膜BR2(21和22)的不必要的部分，而同時保留在布線溝槽TR2和通孔VH中的主導體膜MC2和勢皇導體膜BR2(21和22)的其他部分，來形成布線M2。上述拋光處理在下文中將稱為“圖37的拋光處理”。布線M2由掩埋在布線溝槽TR2中的主導體膜MC2和勢皇導體膜BR2(21和22)組成。掩埋在通孔VH中的布線M2的通孔部分與掩埋在布線溝槽TR2中的布線M2集成一體。圖37的拋光處理暴露出層間絕緣膜IL2的上表面和布線M2的上表面，使得暴露的層間絕緣膜IL2的上表面和暴露的布線M2的上表面基本上形成平面。
[0289]圖37示出了通過圖37的拋光處理移除氧化硅膜6之后的暴露的S1C膜5的上表面。在類似于第一實施例的第二實施例中，即使通過圖37的拋光處理，氧化硅膜6也可以以層的形式保留。
[0290]能夠如上所述形成布線M2。
[0291]第二實施例隨后的步驟與第一實施例隨后的步驟類似，因此在這里省略了其圖示說明和重復的描述。
[0292]第二實施例具有對應于第一實施例的第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)的膜，但沒有對應于第三勢皇導體膜(13和23)的膜。
[0293]然而，第一實施例和第二實施例的共同點在于，在第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)由相同的導體材料制成，以及第一勢皇導體膜(11和21)的密度低于第二勢皇導體膜(12和22)的密度。通過第二實施例也能獲得第一實施例描述的優勢。
[0294]簡而言之，同樣在第二實施例中，層間絕緣膜(ILl和IL2)包括多孔低k膜(I和4)，使得通過將第一勢皇導體膜(11和21)形成為低密度膜，能夠抑制或防止在形成第一勢皇導體膜(11和21)期間多孔低k膜(I和4)受到損傷。這使得可以抑制或防止半導體器件具有由于多孔低k膜(I和4)的損傷導致的降低的可靠性。考慮到，在低密度第一勢皇導體膜(11和21)上形成由不同種類材料制成的導體膜劣化了導體膜的粘附性，在低密度第一勢皇導體膜(11和21)上形成由與第一勢皇導體膜(11和21)的材料相同的材料制成的高密度第二勢皇導體膜(12和22)。通過在這種高密度第二勢皇導體膜(12和22)上形成主要由銅組成的主導體膜(MCl和MC2)，能夠保持第二勢皇導體膜(12和22)的粘附性和主導體膜(MCl和MC2)的粘附性。這使得可以抑制或防止出現膜之間的粘附性減小的區域，使得掩埋銅布線(Ml和M2)能夠具有提高的可靠性。結果，半導體器件能夠具有提高的綜合可靠性。
[0295]然而，在第一實施例中，增加第二勢皇導體膜(12和22)的密度提高了第二勢皇導體膜(12和22)和第三勢皇導體膜(13和23)之間的粘附性。另一方面，在第二實施例中，增加第二勢皇導體膜(12和22)的密度會提高了第二勢皇導體膜(12和22)和主導體膜(MCl和MC2)之間的粘附性。
[0296]第二實施例具有對應于第一實施例的第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)的膜，但沒有對應于第三勢皇導體膜(13和23)的膜。因此，在與第一實施例相比較的第二實施例中，能夠容易地減小勢皇導體膜BRl和BR2的厚度。通過減小勢皇導體膜BRl和BR2的厚度，能夠減小布線(Ml和M2)中的勢皇導體膜(BRl和BR2)的比率，這導致了布線(Ml和M2)中的主導體膜(MCl和MC2)比率的增加，并由此導致了布線電阻的降低。另外，減小勢皇導體膜BRl和BR2的厚度帶來了以下優勢，由于從中掩埋主導體膜(MCl和MC2)的開口的尺寸變得更大，所以能夠更容易地掩埋主導體膜(MCl和MC2)。
[0297]由于在沒有對應于第三勢皇導體膜(13和23)的膜的第二實施例中，能夠將勢皇導體膜(BRl和BR2)變薄，所以第二實施例具有降低布線電阻和提高主導體膜(MCl和MC2)填充的優勢。
[0298]另一方面，在第一實施例中，布線(Ml和M2)的勢皇導體膜(BRl和BR2)不僅具有第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)，還具有第三勢皇導體膜(13和23)，并且第三勢皇導體膜(13和23)夾在主導體膜(MCl和MC2)和第二勢皇導體膜(12和22)之間。
[0299]因此，在第一實施例中，鄰近于層間絕緣膜(ILl和IL2)的第一勢皇導體膜(11和21)和鄰近于主要由銅組成的主導體膜(MCl和MC2)的第三勢皇導體膜(13和23)，能夠分別由不同材料制成。因此，在第一實施例中，能夠使用對層間絕緣膜(ILl和IL2)的粘附性極好的材料膜作為第一勢皇導體膜(11和21)，以及能夠使用對主要由銅組成的主導體膜(MCl和MC2)的粘附性極好的材料膜作為第三勢皇導體膜(13和23) ο例如，氮化鉭膜對層間絕緣膜(ILl和IL2)的粘附性特別好，以及鉭膜對主要由銅組成的主導體膜(MCl和MC2)的粘附性特別好。因此，在第一實施例中，使用氮化鉭膜作為第一勢皇導體膜(I I和21)和第二勢皇導體膜(12和22)，能夠進一步提高勢皇導體膜(BRl和BR2)和層間絕緣膜(ILl和IL2)之間的粘附性。使用鉭膜作為第三勢皇導體膜(13和23)，能夠進一步提高勢皇導體膜(BRl和BR2)和主導體膜(MCl和MC2)之間的粘附性。
[0300]因此，在能夠更適當地提高勢皇導體膜(BRl和BR2)和層間絕緣膜(ILl和IL2)之間的粘附性和勢皇導體膜(BRl和BR2)和主導體膜(MCl和MC2)之間的粘附性這兩者方面，第一實施例有優勢。
[0301]在第二實施例中，作為第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)，最優選的是鉭膜。可選擇地，可以使用鈦(Ti)膜、釕(Ru)膜、媽(W)膜、鈷(Co)膜或錳(Mn)膜，或者包含元素(T1、Ru、W、Co和Mn)中的兩種或兩種以上的合金膜，作為第一勢皇導體膜(11和21)和第二勢皇導體膜(12和22)。
[0302]當多個布線層形成在半導體襯底SB上并且第一實施例或第二實施例的布線(Ml和M2)應用于它們中的一個或多個時，一個或多個布線層能夠獲得第一實施例或第二實施例所述的優勢。當多個布線層形成在半導體襯底SB上時，優選將第一實施例或第二實施例的布線(Ml和M2)應用于掩埋在包括多孔低k膜的層間絕緣膜中的銅布線。
[0303]在一個半導體器件中，可以以組合的方式布置其中具有第一實施例的布線(Ml和M2)的布線層和其中具有第二實施例的布線(Ml和M2)的布線層。
[0304]當半導體襯底SB具有在其上的多個布線層時，不必將第一實施例或第二實施例的布線(Ml和M2)應用于掩埋在不包括多孔低k膜的層間絕緣膜中的銅布線。例如，可以應用圖25的第一研究示例的布線(M101和M102)。
[0305]基于其中的實施例，已經具體描述了本發明人做出的發明。不必說，本發明不限于此或不由此限制，而在不偏離本發明的精神的情況下能夠進行各種改變。
【主權項】
1.一種半導體器件，包括: 半導體襯底； 層間絕緣膜，所述層間絕緣膜形成在所述半導體襯底上方；以及 布線，所述布線掩埋在所述層間絕緣膜的布線溝槽中， 其中所述布線包括: 第一勢皇導體膜，所述第一勢皇導體膜形成在所述布線溝槽的底面和側壁上方； 第二勢皇導體膜，所述第二勢皇導體膜形成在所述第一勢皇導體膜上方；以及 主導體膜，所述主導體膜形成在所述第二勢皇導體膜上方并且具有作為主要成分的銅， 其中所述層間絕緣膜包括多孔低介電常數絕緣膜， 其中所述第一勢皇導體膜和所述第二勢皇導體膜具有相同的導體材料，以及 其中所述第一勢皇導體膜的密度低于所述第二勢皇導體膜的密度。2.根據權利要求1所述的半導體器件， 其中所述第二勢皇導體膜的厚度大于所述第一勢皇導體膜的厚度。3.根據權利要求1所述的半導體器件， 其中所述第一勢皇導體膜和所述第二勢皇導體膜具有相同的晶體結構。4.根據權利要求1所述的半導體器件， 其中所述布線進一步包括夾在所述第二勢皇導體膜和所述主導體膜之間的第三勢皇導體膜，以及 其中所述第三勢皇導體膜具有與所述第一勢皇導體膜和所述第二勢皇導體膜的導體材料不同的導體材料。5.根據權利要求4所述的半導體器件， 其中所述第一勢皇導體膜和所述第二勢皇導體膜各自具有氮化鉭膜。6.根據權利要求5所述的半導體器件， 其中所述第三勢皇導體膜具有鉭膜。7.根據權利要求1所述的半導體器件， 其中所述第一勢皇導體膜和所述第二勢皇導體膜各自具有鉭膜。8.根據權利要求1所述的半導體器件， 其中所述第一勢皇導體膜的密度是構成所述第一勢皇導體膜的材料的完整晶體的密度的50%至90%。9.根據權利要求8所述的半導體器件， 其中所述第二勢皇導體膜的密度大于構成所述第二勢皇導體膜的材料的完整晶體的密度的90 %。10.—種制造半導體器件的方法，包括步驟: (a)在半導體襯底上方形成包括多孔低介電常數絕緣膜的層間絕緣膜； (b)在所述層間絕緣膜中形成布線溝槽； (C)在包括所述布線溝槽的底面和側壁的所述層間絕緣膜上方形成第一勢皇導體膜； (d)在所述第一勢皇導體膜上方形成第二勢皇導體膜； (e)在所述第二勢皇導體膜上方形成以銅為主要成分的主導體膜，以隨之填充所述布線溝槽;以及 (f)通過移除所述布線溝槽外面的所述主導體膜、所述第二勢皇導體膜和所述第一勢皇導體膜，并保留所述布線溝槽中的所述主導體膜、所述第二勢皇導體膜和所述第一勢皇導體膜，來形成掩埋在所述布線溝槽中的布線， 其中所述第一勢皇導體膜和所述第二勢皇導體膜具有相同的導體材料，以及 其中所述第一勢皇導體膜的密度低于所述第二勢皇導體膜的密度。11.根據權利要求10所述的制造半導體器件的方法， 其中在步驟(C)中，使用濺射來形成所述第一勢皇導體膜，以及 其中在步驟(d)中，使用濺射來形成所述第二勢皇導體膜。12.根據權利要求10所述的制造半導體器件的方法， 其中在步驟(c)中，使用ALD來形成所述第一勢皇導體膜，以及 其中在步驟(d)中，使用濺射來形成所述第二勢皇導體膜。13.根據權利要求10所述的制造半導體器件的方法， 其中所述第二勢皇導體膜的厚度大于所述第一勢皇導體膜的厚度。14.根據權利要求10所述的制造半導體器件的方法， 其中所述第一勢皇導體膜和所述第二勢皇導體膜具有相同的晶體結構。15.根據權利要求10所述的制造半導體器件的方法，在步驟(d)之后而在步驟(e)之前，進一步包括步驟: (dl)在所述第二勢皇導體膜上方形成第三勢皇導體膜， 其中所述第三勢皇導體膜具有與所述第一勢皇導體膜和所述第二勢皇導體膜的導體材料不同的導體材料， 其中在步驟(e)中，在所述第三勢皇導體膜上方形成所述主導體膜以填充所述布線溝槽，以及 其中在步驟(f)中，通過移除所述布線溝槽外面的所述主導體膜、所述第三勢皇導體膜、所述第二勢皇導體膜和所述第一勢皇導體膜，并保留所述布線溝槽中的所述主導體膜、所述第三勢皇導體膜、所述第二勢皇導體膜和所述第一勢皇導體膜，來形成掩埋在所述布線溝槽中的所述布線。16.根據權利要求15所述的制造半導體器件的方法， 其中所述第一勢皇導體膜和所述第二勢皇導體膜各自具有氮化鉭膜，以及 其中所述第三勢皇導體膜具有鉭膜。17.根據權利要求10所述的制造半導體器件的方法， 其中所述第一勢皇導體膜和所述第二勢皇導體膜各自具有鉭膜。18.根據權利要求10所述的制造半導體器件的方法， 其中所述第一勢皇導體膜的密度是構成所述第一勢皇導體膜的材料的完整晶體的密度的50%至90%。19.根據權利要求18所述的制造半導體器件的方法， 其中所述第二勢皇導體膜的密度大于構成所述第二勢皇導體膜的材料的完整晶體的密度的90 %。
【文檔編號】H01L21/768GK106057729SQ201610236019
【公開日】2016年10月26日
【申請日】2016年4月15日
【發明人】古橋隆壽
【申請人】瑞薩電子株式會社