半導體器件結構的結構和形成方法
【專利摘要】本發明提供了半導體器件結構的結構和形成方法。該半導體器件結構包括位于半導體襯底上方的柵極堆疊件。該半導體器件結構也包括位于半導體襯底上方的源極/漏極結構，并且源極/漏極結構包括摻雜劑。該半導體器件結構還包括位于柵極堆疊件下方的溝道區。此外，該半導體器件結構包括圍繞源極/漏極結構的半導體層。半導體層配置為防止摻雜劑進入溝道區。
【專利說明】半導體器件結構的結構和形成方法
[0001]優先權聲明和交叉引用
[0002]本申請要求2015年3月30日提交的美國臨時申請第62/140，241號的權益，其全部內容結合于此作為參考。
技術領域
[0003]本發明的實施例涉及集成電路器件，更具體地，涉及半導體器件結構的結構和形成方法。
【背景技術】
[0004]半導體集成電路(IC)工業已經經歷了快速增長。IC材料和設計中的技術進步已經產生了多代1C。每一代IC都具有比前一代更小和更復雜的電路。然而，這些進步已經增加了處理和制造IC的復雜度。
[0005]在IC演化的過程中，功能密度(S卩，每芯片面積的互連器件的數量)通常已經增加，而幾何尺寸(即，使用制造工藝可以產生的最小組件(或線))已經減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本來提供益處。
[0006]然而，由于部件尺寸不斷減小，制造工藝不斷地變得更加難以實施。因此，形成尺寸越來越小的可靠的半導體器件是一種挑戰。

【發明內容】

[0007]本發明的實施例提供了一種半導體器件結構，包括:柵極堆疊件，位于半導體襯底上方;源極/漏極結構，位于所述半導體襯底上方，其中，所述源極/漏極結構包括摻雜劑;溝道區，位于所述柵極堆疊件下方；以及半導體層，圍繞所述源極/漏極結構，其中，所述半導體層配置為防止所述摻雜劑進入所述溝道區。
[0008]本發明的另一實施例提供了一種半導體器件結構，包括:柵極堆疊件，位于半導體襯底上方;源極/漏極結構，位于所述半導體襯底上方;溝道區，位于所述柵極堆疊件下方；以及半導體層，位于所述源極/漏極結構和所述半導體襯底之間，其中，所述半導體層具有面向所述溝道區的凹槽。
[0009]本發明的又一實施例提供了一種用于形成半導體器件結構的方法，包括:在半導體襯底上方形成柵極堆疊件;在所述半導體襯底中形成凹槽;在所述凹槽中形成第一半導體層;部分地去除所述第一半導體層;部分地去除所述半導體襯底，從而使得所述凹槽朝著所述柵極堆疊件下方的溝道區橫向延伸;在部分地去除所述第一半導體層和所述半導體襯底之后，在所述凹槽中形成第二半導體層；以及在所述第二半導體層上方形成源極/漏極結構。
【附圖說明】
[0010]當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0011]圖1A至圖1G是根據一些實施例的用于形成半導體器件結構的工藝的各個階段的截面圖。
[0012]圖2是根據一些實施例的用于形成半導體器件結構的工藝室的截面圖。
[0013]圖3是根據一些實施例的半導體器件結構的截面圖。
【具體實施方式】
[0014]以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0015]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。
[0016]描述了本發明的一些實施例。圖1A至圖1G是根據一些實施例的用于形成半導體器件結構的工藝的各個階段的截面圖。可以在圖1A至圖1G中描述的階段之前、期間和/或之后提供額外的操作。對于不同的實施例，可以替換或消除一些描述的階段。額外的部件可以添加至半導體器件結構。對于不同的實施例，可以替換或消除下面描述的一些部件。
[0017]如圖1A所示，提供半導體襯底100。在一些實施例中，半導體襯底100是諸如半導體晶圓的塊狀半導體襯底。例如，半導體襯底100是娃晶圓。半導體襯底100可以包括娃或諸如鍺的其他元素半導體材料。在一些其他實施例中，半導體襯底100包括化合物半導體。化合物半導體可以包括砷化鎵、碳化硅、砷化銦、磷化銦、其他合適的化合物半導體或它們的組入口 O
[0018]在一些實施例中，半導體襯底100包括絕緣體上半導體(SOI)襯底。可以使用注氧隔離(snrox)工藝、晶圓接合工藝、其他適用的方法或它們的組合制造SOI襯底。在一些實施例中，半導體襯底100包括鰭結構。鰭結構可以包括多個鰭。在一些實施例中，圖1A中示出的結構是其中一個鰭的部分。
[0019]在一些實施例中，在半導體襯底100中形成隔離部件(未示出)。隔離部件用于限定和/或電隔離形成在半導體襯底100中和/或上方的各個器件元件。在一些實施例中，隔離部件包括淺溝槽隔離(STI)部件、硅的局部氧化(LOCOS)部件、其他合適的隔離部件或它們的組合。在一些實施例中，隔離部件由介電材料制成。介電材料可以包括氧化硅、氮化硅、氮氧化硅、氟摻雜的硅酸鹽玻璃(FSG)、低k介電材料、其他合適的材料或它們的組合。
[0020]如圖1A所示，根據一些實施例，在半導體襯底100上方形成包括柵極堆疊件102A和102B的柵極堆疊件。如圖1A所示，在一些實施例中，在柵極堆疊件102A和102B下方形成或限定溝道區1lA和101B。溝道區1lA和1lB可以用于為隨后形成的源極/漏極結構之間的載流子提供連接路徑。
[0021]在一些實施例中，每個柵極堆疊件102A和102B均包括柵極介電層104和柵電極106。在一些實施例中，每個柵極堆疊件102A和102B還包括位于柵電極106上的硬掩模108。硬掩模108在柵電極106的形成期間可以用作蝕刻掩模。硬掩模108也可以在隨后的工藝期間保護柵電極106。在一些實施例中，硬掩模108由氮化娃、氮氧化娃、碳化娃、氧化娃、碳氮化硅、其他合適的材料或它們的組合制成。
[0022]在一些實施例中，柵電極106包括多晶娃、金屬材料、其他合適的導電材料或它們的組合。在一些實施例中，柵電極106是偽柵電極并且將由諸如金屬材料的其他導電材料替換。例如，偽柵電極層由多晶硅制成。
[0023]在一些實施例中，柵極介電層104由氧化硅、氮化硅、氮氧化硅、具有高介電常數(高k)的介電材料、其他合適的介電材料或它們的組合制成。高k介電材料的實例包括氧化給、氧化錯、氧化鋁、二氧化給-氧化鋁合金、氧化給娃、氮氧化給娃、氧化給鉭、氧化給鈦、氧化鉿鋯、其他合適的高k材料或它們的組合。在一些實施例中，柵極介電層104是將在隨后的柵極替換工藝中去除的偽柵極介電層。例如，偽柵極介電層是氧化硅層。
[0024]在一些實施例中，在半導體襯底100上方沉積柵極介電材料層、柵電極層和硬掩模層。可以使用化學汽相沉積(CVD)工藝、原子層沉積(ALD)工藝、物理汽相沉積(PVD)工藝、其他適用的工藝或它們的組合沉積柵極介電材料層、柵電極層和硬掩模層中的每個。然后，實施光刻工藝和蝕刻工藝以圖案化硬掩模層，從而形成硬掩模108。然后通過硬掩模108限定的開口蝕刻柵極介電材料層和柵電極層。結果，形成包括柵極堆疊件102A和102B的多個柵極堆疊件。
[0025]如圖1A所示，在一些實施例中，在柵極堆疊件102A和102B的側壁上方形成密封元件109。密封元件109可以用于保護柵電極106。密封元件109也可以用于輔助輕摻雜的源極和漏極(LDS/D)區(未示出)的形成。在一些實施例中，以柵極堆疊件102A和102B與密封元件109作為掩模，離子注入工藝用于將合適的摻雜劑注入半導體襯底100內。結果，形成LDS/D區。
[0026]密封元件109可以由氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、其他合適的材料或它們的組合制成。在一些實施例中，在半導體襯底100與柵極堆疊件102A和102B上方沉積密封材料層。然后，實施諸如各向異性蝕刻工藝的蝕刻工藝以部分地去除密封材料層。結果，如圖1A所示，密封材料層的剩余部分形成密封元件109。
[0027]如圖1A所示，在一些實施例中，在密封元件109上方形成間隔件元件110。間隔件元件110可以由氮化硅、氮氧化硅、碳化硅、碳氮化硅、其他合適的材料或它們的組合制成。在一些實施例中，在半導體襯底100、柵極堆疊件102A和102B與密封元件109上方沉積間隔件材料層。然后，實施諸如各向異性蝕刻工藝的蝕刻工藝以部分地去除間隔件材料層。結果，如圖1A所示，間隔件材料層的剩余部分形成間隔件元件110。
[0028]如圖1B所示，根據一些實施例，在半導體襯底100中形成包括凹槽112的凹槽。包括凹槽112的凹槽用于包含之后將形成的源極/漏極結構。在一些實施例中，凹槽112位于半導體襯底100中并且鄰近分別位于柵極堆疊件102A和102B下面的溝道區1lA和101B。如圖1B所示，在一些實施例中，凹槽112在相應的柵極堆疊件的相應的溝道區下面橫向延伸。在一些實施例中，凹槽112具有“V形”側壁。
[0029]在一些實施例中，一個或多個蝕刻操作用于形成凹槽112。柵極堆疊件102A和102B與間隔件元件110在凹槽112的形成期間可以一起用作蝕刻掩模。在一些實施例中，凹槽112的形成包括實施各向異性蝕刻以蝕刻半導體襯底100。然后，通過將半導體襯底100浸入蝕刻溶液中或將蝕刻溶液施加在半導體襯底100上來實施濕蝕刻以橫向擴展凹槽。結果，如圖1B所示，形成凹槽112。
[0030]如圖1C所示，根據一些實施例，在凹槽112中沉積第一半導體層114。在一些實施例中，第一半導體層114與半導體襯底100直接接觸。在一些實施例中，第一半導體層114包括第一元素和第二元素。在一些實施例中，第一元素是硅。在一些實施例中，第二元素的原子半徑大于第一元素的原子半徑。在一些實施例中，第二元素是鍺。在一些實施例中，第一半導體層114由硅鍺制成。在一些實施例中，第一半導體層114中的鍺的原子濃度在從約10%至約35%的范圍內。在一些其他實施例中，第一半導體層114中的鍺的原子濃度在從約15%至約30%的范圍內。在一些實施例中，第一半導體層114未摻雜有諸如硼的摻雜劑。
[0031]在一些實施例中，第一半導體層114中的鍺的原子濃度沿著從第一半導體層114的下部至上部的方向逐漸增加。在一些實施例中，第一半導體層114和半導體襯底100之間的界面附近的鍺的原子濃度在從約15%至約20%的范圍內。在一些實施例中，鍺的原子濃度沿著遠離第一半導體層114和半導體襯底100之間的界面的方向逐漸增加。在一些實施例中，第一半導體層114的頂面附近的鍺的原子濃度在從約25%至約35%的范圍內。
[0032]在一些實施例中，在由凹槽112暴露的半導體襯底100的表面上外延生長第一半導體層114。在一些實施例中，使用選擇性外延生長(SEG)工藝、CVD工藝(例如，汽相外延(VPE)工藝、低壓化學汽相沉積(LPCVD)工藝和/或超高真空CVD(UHV-CVD)工藝)、分子束外延工藝、其他適用的工藝或它們的組合形成第一半導體層114。
[0033]在一些實施例中，使用氣體混合物形成第一半導體層114。在一些實施例中，含娃氣體和含鍺氣體用于外延生長第一半導體層114。在一些實施例中，含硅氣體包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、其他合適的氣體或它們的組合。在一些實施例中，含鍺氣體包含鍺烷(GeH4)、其他合適的氣體或它們的組合。在一些實施例中，含鍺氣體的流量在第一半導體層114的生長期間逐漸增大。結果，形成了具有逐漸增大的鍺的原子濃度的第一半導體層114。
[0034]如圖1D所示，根據一些實施例，部分地去除第一半導體層114。如圖1D所示，現在由參考字符114’表示部分地去除的第一半導體層。在一些實施例中，蝕刻工藝用于回蝕刻第一半導體層114。在一些實施例中，也去除半導體襯底100的部分。在一些實施例中，在用于部分地去除第一半導體層114的蝕刻工藝期間部分地去除半導體襯底100。換句話說，在第一半導體層114的部分去除期間發生半導體襯底100的部分去除。
[0035]如圖1D所示，根據一些實施例，在蝕刻工藝之后，凹槽112朝著溝道區1lA和1lB進一步延伸。如圖1D所示，凹槽112暴露半導體襯底100的部分。由于凹槽112朝著溝道區1lA和/或溝道區1lB進一步延伸，隨后形成的應力源可以在溝道區1lA和/或溝道區1lB中提供更有效的應力。例如，隨后形成的應力源包括源極/漏極應力源結構。由于部分地去除第一半導體層114和半導體襯底100，產生用于隨后形成的第二半導體層的空間，將在之后描述第二半導體層。
[0036]在一些實施例中，使用諸如干蝕刻工藝的蝕刻工藝部分地去除第一半導體層114和半導體襯底100。圖2是根據一些實施例的用于形成半導體器件結構的工藝室200的截面圖。在一些實施例中，在工藝室200中外延生長第一半導體層114。在一些實施例中，也在實施第一半導體層114的生長的工藝室200中實施蝕刻工藝。在一些實施例中，在工藝室200中原位實施第一半導體層114的形成以及第一半導體層114和半導體襯底100的部分去除。因此，防止半導體器件結構被污染，因此確保完成的產品的質量。
[0037]在一些實施例中，在蝕刻工藝中使用含鹵素氣體。在一些實施例中，含鹵素氣體包括一種(或多種)含氯氣體。例如，含氯氣體包括氯化氫氣體。在一些實施例中，蝕刻工藝的操作溫度在從約400攝氏度至約700攝氏度的范圍內。在一些其他實施例中，操作溫度在從約500攝氏度至約600攝氏度的范圍內。由于高操作溫度，在蝕刻工藝期間也部分地去除半導體襯底100。
[0038]如圖1E所示，根據一些實施例，第二半導體層116沉積在凹槽112中的半導體層114’和半導體襯底100的暴露表面上方。如上所述，在部分地去除第一半導體層114和半導體襯底100之后，產生允許形成第二半導體層116的空間，第二半導體層116覆蓋和保護溝道區1lA和101B。
[0039]在一些實施例中，第二半導體層116與半導體層114’直接接觸。在一些實施例中，第二半導體層116與半導體襯底100直接接觸。在一些實施例中，第二半導體層116與溝道區1lA和/或溝道區1lB直接接觸。
[0040]在一些實施例中，類似于半導體層114’，第二半導體層116也包括第一元素和第二元素。如上所述，第二元素的原子半徑大于第一元素的原子半徑。在一些實施例中，第二半導體層116由硅鍺制成。在一些實施例中，第二半導體層116中的鍺的原子濃度在從約15%至約35%的范圍內。在一些其他實施例中，第二半導體層116中的鍺的原子濃度在從約20%至約30%的范圍內。
[0041]在一些實施例中，第二半導體層116中的鍺的原子濃度沿著從第二半導體層116的下部至上部的方向逐漸增大。在一些實施例中，第二半導體層116和半導體層114’之間的界面附近的鍺的原子濃度在從約15%至約20%的范圍內。在一些實施例中，鍺的原子濃度沿著遠離第二半導體層116和半導體層114’之間的界面的方向逐漸增加。在一些實施例中，第二半導體層116的頂面附近的鍺的原子濃度在從約25 %至約35 %的范圍內。
[0042]在一些實施例中，在由凹槽112暴露的半導體層114’和半導體襯底100的表面上外延生長第二半導體層116。在一些實施例中，使用選擇性外延生長(SEG)工藝、CVD工藝(例如，汽相外延(VPE)工藝、低壓化學汽相沉積(LPCVD)工藝和/或超高真空CVD (UHV-CVD)工藝)、分子束外延工藝、其他適用的工藝或它們的組合形成第二半導體層116。在一些實施例中，在實施第一半導體層114的生長的工藝室200中形成第二半導體層116。因此，防止半導體器件結構被污染，因此確保完成的產品的質量。
[0043]在一些實施例中，使用氣體混合物形成第二半導體層116。在一些實施例中，含娃氣體和含鍺氣體用于外延生長第二半導體層116。在一些實施例中，含硅氣體包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、其他合適的氣體或它們的組合。在一些實施例中，含鍺氣體包含鍺烷(GeH4)、其他合適的氣體或它們的組合。在一些實施例中，含鍺氣體的流量在第二半導體層116的生長期間逐漸增大。結果，形成了具有逐漸增大的鍺的原子濃度的第二半導體層116。
[0044]如圖1E所示，根據一些實施例，半導體層114’和第二半導體層116—起形成半導體層119(或半導體保護層)。半導體層119配置為防止將形成在凹槽112中的源極/漏極結構中的摻雜劑進入溝道區101A。在一些實施例中，可以使用電子顯微鏡觀察到半導體層114’和第二半導體層116之間的界面。在一些其他實施例中，使用電子顯微鏡不能觀察到半導體層114’和第二半導體層116之間的界面。在這些情況下，使用虛線示出半導體層114’和第二半導體層116之間的界面。
[0045]如圖1E所示，半導體層119具有第一部分121a和第二部分121b。圖3是根據一些實施例的半導體器件結構的放大截面圖。在一些實施例中，圖3示出了圖1E中示出的區域A的放大截面圖。如圖3所示，在一些實施例中，第一部分121a的厚度T1小于第二部分121b的厚度T2。在一些實施例中，厚度T1在從約Inm至約3nm的范圍內。在一些實施例中，厚度T2在從約5nm至約1nm的范圍內。在一些實施例中，厚度T1與厚度T2的比率(IVT2)在從約0.1至約0.6的范圍內。在一些其他實施例中，比率(IVT2)在從約0.1至約0.3的范圍內。
[0046]在一些實施例中，第一部分121a與溝道區1lA直接接觸。在一些實施例中，第一部分121a中的諸如鍺的第二元素的原子濃度大于第二部分121b中的諸如鍺的第二元素的原子濃度。在一些實施例中，半導體層119中的諸如鍺的第二元素的原子濃度沿著從半導體層119的底部119b至半導體層119的頂面的方向逐漸增大。
[0047]如圖1E和圖3所示，根據一些實施例，半導體層119具有面向溝道區1lA的凹槽123。在一些實施例中，凹槽123鄰近柵極堆疊件102A。在一些實施例中，凹槽123具有“V形”側壁或“V形”或“類似V形”輪廓。在一些實施例中，第一部分121a的表面IWS1B成凹槽123的第一側壁，并且第二部分121b的表面11932形成凹槽123的第二側壁。
[0048]如圖1F所示，根據一些實施例，在第二半導體層116上方形成源極/漏極結構(源極結構或漏極結構)118。在一些實施例中，源極/漏極結構118突出于半導體襯底100之上。源極/漏極結構118可以用作用于給溝道區1lA和/或1lB提供應力或應變的應力源以增大載流子迀移率。在一些實施例中，半導體層119也用作輔助增大載流子迀移率的應力源。在一些實施例中，半導體層119圍繞源極/漏極結構118并且用于防止源極/漏極結構118中的摻雜劑擴散到溝道區1lA內。
[0049]在一些實施例中，源極/漏極結構118是P型區。例如，源極/漏極結構118可以包括摻雜有諸如硼的P型摻雜劑的外延生長的硅鍺。在一些實施例中，源極/漏極結構118中的諸如鍺的第二元素的原子濃度大于半導體層119中的諸如鍺的第二元素的原子濃度。在一些實施例中，源極/漏極結構118中的鍺的原子濃度在從約30%至約50%的范圍內。在一些其他實施例中，源極/漏極結構118中的鍺的原子濃度在從約35 %至約45 %的范圍內。
[0050]在一些實施例中，源極/漏極結構118中的鍺的原子濃度沿著從源極/漏極結構118的下部至上部的方向逐漸增大。在一些實施例中，第二半導體層116和源極/漏極結構118之間的界面附近的鍺的原子濃度在從約30%至約35%的范圍內。在一些實施例中，鍺的原子濃度沿著遠離第二半導體層116和源極/漏極結構118之間的界面的方向逐漸增加。在一些實施例中，源極/漏極結構118的頂面附近的鍺的原子濃度在從約45%至約50%的范圍內。
[0051]在一些實施例中，在由凹槽112暴露的第二半導體層116的表面上外延生長源極/漏極結構118。在一些實施例中，使用選擇性外延生長(SEG)工藝、CVD工藝(例如，汽相外延(VPE)工藝、低壓化學汽相沉積(LPCVD)工藝和/或超高真空CVD(UHV-CVD)工藝)、分子束外延工藝、其他適用的工藝或它們的組合形成源極/漏極結構118。在一些實施例中，在實施第一半導體層114和第二半導體層116的生長的工藝室200中形成源極/漏極結構118。
[0052]在一些實施例中，使用氣體混合物形成源極/漏極結構118。在一些實施例中，含硅氣體和含鍺氣體用于外延生長源極/漏極結構118。在一些實施例中，含硅氣體包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、其他合適的氣體或它們的組合。在一些實施例中，含鍺氣體包含鍺烷(GeH4)或其他合適的氣體。在一些實施例中，含鍺氣體的流量在源極/漏極結構118的生長期間逐漸增大。結果，形成了具有逐漸增大的鍺的原子濃度的源極/漏極結構118。
[0053]在一些實施例中，源極/漏極結構118慘雜有一種或多種合適的慘雜劑。例如，源極/漏極結構118是摻雜有硼(B)或其他合適的摻雜劑的SiGe源極/漏極部件。在一些實施例中，在用于形成源極/漏極結構118的外延生長期間原位摻雜源極/漏極結構118。
[0054]在一些實施例中，半導體層114’和第二半導體層116基本上不含源極/漏極結構118中的摻雜劑(諸如硼)ο換句話說，半導體層119不包括摻雜劑。在一些其他實施例中，當與源極/漏極結構118中的摻雜劑的量相比時，半導體層119僅包括微量的摻雜劑(諸如硼)。
[0055]在一些實施例中，第二半導體層116將溝道區1lA(或101B)與源極/漏極結構118分隔開。在一些實施例中，半導體層119的第一部分121a將溝道區1lA與源極/漏極結構118分隔開。在一些實施例中，半導體層119的第一部分121a與源極/漏極結構118直接接觸。在一些實施例中，半導體層119的第一部分121a與源極/漏極結構118和溝道區1lA均直接接觸。
[0056]在一些實施例中，第二半導體層116防止源極/漏極結構118中的摻雜劑(諸如硼)擴散到溝道區1lA和/或1lB內。源極/漏極結構118中的諸如硼的摻雜劑被阻止進入溝道區101A。由于半導體層119的第一部分121a的保護，可以將較高濃度的摻雜劑注入到源極/漏極結構118內。凹槽112可以朝著溝道區1lA或1lB進一步延伸。可以將更多的應變提供至溝道區1lA或101B。因此改進了半導體器件結構的性能。
[0057]如圖1G所示，根據一些實施例，在源極/漏極結構118上方形成覆蓋元件120。覆蓋元件120可以用于保護其下方的源極/漏極結構118。覆蓋元件120也可以用于形成金屬硅化物部件以增強源極/漏極結構和其他導電元件之間的電連接。在一些實施例中，源極/漏極結構118與覆蓋元件120直接接觸。
[0058]在一些實施例中，覆蓋元件120包括硅、硅鍺或它們的組合。在一些實施例中，覆蓋元件120基本上不包含鍺。在一些實施例中，覆蓋元件120由基本上純的硅制成。
[0059]在一些實施例中，使用選擇性外延生長(SEG)工藝、CVD工藝(例如，汽相外延(VPE)工藝、低壓化學汽相沉積(LPCVD)工藝和/或超高真空CVD(UHV-CVD)工藝)、分子束外延工藝、其他適用的工藝或它們的組合形成覆蓋元件120。在一些實施例中，在生長源極/漏極結構118的相同的工藝室200中原位形成覆蓋元件120。
[0060]本發明的實施例在源極/漏極應力源結構和溝道區之間形成半導體層以防止源極/漏極應力源結構中的摻雜劑進入溝道區。由于半導體層的保護，允許將較高濃度的摻雜劑注入到源極/漏極應力源結構內。源極/漏極應力源結構可以朝著溝道區進一步延伸以給溝道區提供更多的應變。因此改進了半導體器件結構的性能。
[0061]根據一些實施例，提供了一種半導體器件結構。該半導體器件結構包括位于半導體襯底上方的柵極堆疊件。該半導體器件結構也包括位于半導體襯底上方的源極/漏極結構，并且源極/漏極結構包括摻雜劑。該半導體器件結構還包括位于柵極堆疊件下方的溝道區。此外，該半導體器件結構包括圍繞源極/漏極結構的半導體層。半導體層配置為防止摻雜劑進入溝道區。
[0062]在上述半導體器件結構中，其中，所述半導體層將所述溝道區與所述源極/漏極結構分隔開。
[0063]在上述半導體器件結構中，其中，所述半導體層和所述源極/漏極結構中的每個均包括第一元素和第二元素。
[0064]在上述半導體器件結構中，其中，所述半導體層和所述源極/漏極結構中的每個均包括第一元素和第二元素，所述第一元素是硅，并且所述第二元素是鍺。
[0065]在上述半導體器件結構中，其中，所述半導體層和所述源極/漏極結構中的每個均包括第一元素和第二元素，所述源極/漏極結構中的所述第二元素的原子濃度大于所述半導體層中的所述第二元素的原子濃度。
[0066]在上述半導體器件結構中，其中，所述半導體層和所述源極/漏極結構中的每個均包括第一元素和第二元素，所述源極/漏極結構中的所述第二元素的原子濃度大于所述半導體層中的所述第二元素的原子濃度，所述半導體層中的所述第二元素的原子濃度沿著從所述半導體層的底部至所述源極/漏極結構的方向逐漸增大。
[0067]在上述半導體器件結構中，其中，所述半導體層不包括所述摻雜劑。
[0068]在上述半導體器件結構中，其中，所述半導體層具有第一部分和比所述第一部分厚的第二部分。
[0069]在上述半導體器件結構中，其中，所述半導體層具有第一部分和比所述第一部分厚的第二部分，所述半導體層的所述第一部分與所述源極/漏極結構和所述溝道區直接接觸。
[0070]在上述半導體器件結構中，其中，所述半導體層具有第一部分和比所述第一部分厚的第二部分，所述第一部分中的鍺的原子濃度大于所述第二部分中的鍺的原子濃度。
[0071]根據一些實施例，提供了一種半導體器件結構。該半導體器件結構包括位于半導體襯底上方的柵極堆疊件。該半導體器件結構也包括位于半導體襯底上方的源極/漏極結構。該半導體器件結構還包括位于柵極堆疊件下方的溝道區。此外，該半導體器件結構包括位于源極/漏極結構和半導體襯底之間的半導體層。半導體層具有面向溝道區的凹槽。
[0072]在上述半導體器件結構中，其中，所述凹槽具有V形輪廓。
[0073]在上述半導體器件結構中，其中，所述半導體層具有第一部分和比所述第一部分厚的第二部分。
[0074]在上述半導體器件結構中，其中，所述半導體層具有第一部分和比所述第一部分厚的第二部分，所述第一部分的表面形成所述凹槽的第一側壁，并且所述第二部分的表面形成所述凹槽的第二側壁。
[0075]在上述半導體器件結構中，其中，所述半導體層具有第一部分和比所述第一部分厚的第二部分，所述第一部分的表面形成所述凹槽的第一側壁，并且所述第二部分的表面形成所述凹槽的第二側壁，所述第一部分中的鍺的原子濃度大于所述第二部分中的鍺的原子濃度。
[0076]根據一些實施例，提供了一種用于形成半導體器件結構的方法。該方法包括在半導體襯底上方形成柵極堆疊件，以及在半導體襯底中形成凹槽。該方法也包括在凹槽中形成第一半導體層和部分地去除第一半導體層。該方法還包括部分地去除半導體襯底，從而使得凹槽朝著柵極堆疊件下方的溝道區橫向延伸。此外，該方法包括:在部分地去除第一半導體層和半導體襯底之后，在凹槽中形成第二半導體層。該方法也包括在第二半導體層上方形成源極/漏極結構。
[0077]在上述方法中，其中，在部分地去除所述第一半導體層期間發生所述半導體襯底的部分去除。
[0078]在上述方法中，其中，在工藝室中原位實施所述第一半導體層的形成以及所述第一半導體層和所述半導體襯底的部分去除。
[0079]在上述方法中，其中，在所述工藝室中原位實施所述第二半導體層和所述源極/漏極結構的形成。
[0080]在上述方法中，其中，在從約400攝氏度至約700攝氏度的范圍內的溫度下使用含氯蝕刻劑實施所述第一半導體層和所述半導體襯底的部分去除。
[0081]上面概述了若干實施例的特征，使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用于實施與本文所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。
【主權項】
1.一種半導體器件結構，包括: 柵極堆疊件，位于半導體襯底上方； 源極/漏極結構，位于所述半導體襯底上方，其中，所述源極/漏極結構包括摻雜劑； 溝道區，位于所述柵極堆疊件下方；以及 半導體層，圍繞所述源極/漏極結構，其中，所述半導體層配置為防止所述摻雜劑進入所述溝道區。2.根據權利要求1所述的半導體器件結構，其中，所述半導體層將所述溝道區與所述源極/漏極結構分隔開。3.根據權利要求1所述的半導體器件結構，其中，所述半導體層和所述源極/漏極結構中的每個均包括第一元素和第二元素。4.根據權利要求3所述的半導體器件結構，其中，所述第一元素是硅，并且所述第二元素是鍺。5.根據權利要求3所述的半導體器件結構，其中，所述源極/漏極結構中的所述第二元素的原子濃度大于所述半導體層中的所述第二元素的原子濃度。6.根據權利要求5所述的半導體器件結構，其中，所述半導體層中的所述第二元素的原子濃度沿著從所述半導體層的底部至所述源極/漏極結構的方向逐漸增大。7.根據權利要求1所述的半導體器件結構，其中，所述半導體層不包括所述摻雜劑。8.根據權利要求1所述的半導體器件結構，其中，所述半導體層具有第一部分和比所述第一部分厚的第二部分。9.一種半導體器件結構，包括: 柵極堆疊件，位于半導體襯底上方； 源極/漏極結構，位于所述半導體襯底上方； 溝道區，位于所述柵極堆疊件下方；以及 半導體層，位于所述源極/漏極結構和所述半導體襯底之間，其中，所述半導體層具有面向所述溝道區的凹槽。10.—種用于形成半導體器件結構的方法，包括: 在半導體襯底上方形成柵極堆疊件； 在所述半導體襯底中形成凹槽； 在所述凹槽中形成第一半導體層； 部分地去除所述第一半導體層； 部分地去除所述半導體襯底，從而使得所述凹槽朝著所述柵極堆疊件下方的溝道區橫向延伸； 在部分地去除所述第一半導體層和所述半導體襯底之后，在所述凹槽中形成第二半導體層；以及 在所述第二半導體層上方形成源極/漏極結構。
【文檔編號】H01L21/50GK106024767SQ201510798938
【公開日】2016年10月12日
【申請日】2015年11月18日
【發明人】陳隆, 郭康民, 詹文炘
【申請人】臺灣積體電路制造股份有限公司