屏蔽柵溝槽型mosfet工藝方法
【技術領域】
[0001 ]本發明涉及半導體集成電路制造領域，特別涉及一種屏蔽柵溝槽型MOSFET工藝方法。
【背景技術】
[0002]屏蔽柵溝槽型MOSFET的結構如圖1所示，其溝槽分為上下兩部分，溝槽下半部填充多晶硅為源極，溝槽上半部的多晶硅為柵極，柵極、源極以及溝槽之間均以氧化層隔離。該器件的工藝方法是，先在硅襯底上淀積一層氧化層作為硬掩膜，然后利用光刻膠對硬掩膜進行定義圖形，再去除光刻膠，以硬掩膜定義的圖形刻蝕襯底形成溝槽，再淀積一層氧化層，將溝槽內填充滿多晶硅，刻蝕形成源極，再淀積柵氧化層，淀積多晶硅并刻蝕形成柵極，最后再進行體區注入及推進、源極注入及推進、層間介質淀積等后續工藝。
[0003]該工藝方法多晶硅間氧化膜和柵氧化層同時生長，多晶硅間氧化膜的厚度不能單獨控制，且多晶硅間氧化膜質量較差，柵極的多晶硅底部存在比較脆弱的區域，如圖2所示，導致柵極漏電偏高。
【發明內容】
[0004]本發明所要解決的技術問題是提供一種屏蔽柵溝槽型MOSFET工藝方法，實現對多晶硅間氧化膜和柵氧的厚度單獨控制。
[0005]為解決上述問題，本發明所述的屏蔽柵溝槽型MOSFET工藝方法，包含:
[0006]步驟一，在娃襯底上淀積一層氧化娃，再淀積一層氮化娃，在氮化娃及氧化娃上光刻膠定義出溝槽區，移除光刻膠，以氮化硅及氧化硅為硬掩膜，刻蝕襯底，形成溝槽；
[0007]步驟二，在溝槽側壁及底部淀積一層氧化硅；
[0008]步驟三，溝槽內填充多晶硅并回刻；
[0009]步驟四，對多晶硅進行回刻，并移除溝槽側壁上的氧化硅；
[0010]步驟五，再淀積一層氮化硅，覆蓋溝槽內側壁及多晶硅；
[0011]步驟六，刻蝕掉多晶硅上方的氮化硅，使多晶硅露出；
[0012]步驟七，在多晶硅上方淀積氧化硅；
[0013]步驟八，移除整個器件上的氮化硅；
[0014]步驟九，淀積氧化硅，淀積多晶硅并回刻，形成溝槽多晶硅柵極；
[0015]步驟十，形成體區，源區注入，淀積層間介質，形成接觸孔制作金屬工藝。
[0016]進一步地，所述步驟三中，多晶硅回刻至表面與襯底表面的氧化硅齊平。
[0017]進一步地，所述步驟四中，多晶硅回刻，將溝槽上半部的多晶硅去除，保留溝槽下部的多晶硅形成源極。
[0018]進一步地，所述步驟六中，氮化硅回刻蝕之后在溝槽側壁形成側墻。
[0019]進一步地，所述步驟七中，采用熱氧化的方法，溝槽頂部平臺和溝槽側壁有氮化硅保護不會被氧化。
[0020]本發明所述的屏蔽柵溝槽型MOSFET工藝方法，溝槽硬掩膜使用氧化硅與氮化硅的復合結構，在源極多晶硅回刻之后增加一層隔離氮化硅，先進行源極表面多晶硅氧化，氮化硅剝離之后再生長柵氧化層，分兩次形成，實現多晶硅間氧化膜和柵氧化層的單獨控制。
【附圖說明】
[0021 ]圖1是屏蔽柵溝槽型MOSFET的結構示意圖。
[0022]圖2是現有工藝導致柵極底部的缺陷示意圖。
[0023]圖3?11是本發明工藝步驟示意圖。
[0024]圖12是本發明工藝流程圖。
[0025]附圖標記說明
[0026]1是襯底，2是溝槽，3是(源極)多晶娃，4是(棚.極)多晶娃，5是(多晶娃間)氧化膜，6是(柵極)氧化膜，7是氮化硅。
【具體實施方式】
[0027]本發明所述的屏蔽柵溝槽型MOSFET工藝方法，包含如下的工藝步驟:
[0028]步驟一，如圖3所示，在娃襯底1上淀積一層氧化娃6，再淀積一層氮化娃7，在氮化硅及氧化硅上光刻膠定義出溝槽區，移除光刻膠。以氮化硅及氧化硅為硬掩膜，刻蝕襯底，形成溝槽2。
[0029]步驟二，在溝槽2側壁及底部淀積一層氧化硅6，如圖4所示。
[0030]步驟三，如圖5所示，溝槽2內填充多晶硅3并回刻，多晶硅回刻至表面與襯底表面的氧化娃6齊平。
[0031]步驟四，對多晶硅進行回刻，并移除溝槽側壁上的氧化硅6。多晶硅回刻至將溝槽上半部的多晶硅去除，僅保留溝槽下半部的多晶硅形成源極3，如圖6。
[0032]步驟五，再淀積一層氮化硅7，覆蓋溝槽2內側壁及保留下來的源極多晶硅3表面，如圖7。
[0033]步驟六，如圖8所示，刻蝕掉源極多晶硅3上方的氮化硅7，使多晶硅上表面露出。
[0034]步驟七，在多晶硅上方淀積氧化硅5。使用的方法是直接氧化，多晶硅上表面氧化形成氧化硅5，溝槽側壁由于有氮化硅的存在不發生氧化，如圖9所示。
[0035]步驟八，如圖10所示，將整個器件上的所有的氮化硅7去除。
[0036]步驟九，淀積氧化硅，淀積多晶硅并回刻，形成溝槽多晶硅柵極4，如圖11。
[0037]步驟十，形成體區，源區注入，淀積層間介質，形成接觸孔制作金屬工藝，最終器件完成，結構如圖1所示。
[0038]通過上述工藝方法，本發明實現了對柵氧化層及多晶硅層間氧化膜的單獨的控制，可以自定義各自的厚度，解決器件柵極漏電偏高的問題。
[0039]以上僅為本發明的優選實施例，并不用于限定本發明。對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種屏蔽柵溝槽型MOSFET工藝方法，其特征在于:包含如下的步驟: 步驟一，在娃襯底上淀積一層氧化娃，再淀積一層氮化娃，在氮化娃及氧化娃上光刻膠定義出溝槽區，移除光刻膠，以氮化硅及氧化硅為硬掩膜，刻蝕襯底，形成溝槽； 步驟二，在溝槽側壁及底部淀積一層氧化硅； 步驟三，溝槽內填充多晶硅并回刻； 步驟四，對多晶硅進行回刻，并移除溝槽側壁上的氧化硅； 步驟五，再淀積一層氮化硅，覆蓋溝槽內側壁及多晶硅； 步驟六，刻蝕掉多晶硅上方的氮化硅，使多晶硅露出； 步驟七，在多晶硅上方淀積氧化硅； 步驟八，移除整個器件上的氮化硅； 步驟九，淀積氧化硅，淀積多晶硅并回刻，形成溝槽多晶硅柵極； 步驟十，形成體區，源區注入，淀積層間介質，形成接觸孔制作金屬工藝。2.如權利要求1所述的屏蔽柵溝槽型MOSFET工藝方法，其特征在于:所述步驟三中，多晶硅回刻至表面與襯底表面的氧化硅齊平。3.如權利要求1所述的屏蔽柵溝槽型MOSFET工藝方法，其特征在于:所述步驟四中，多晶硅回刻，將溝槽上半部的多晶硅去除，保留溝槽下部的多晶硅形成源極。4.如權利要求1所述的屏蔽柵溝槽型MOSFET工藝方法，其特征在于:所述步驟六中，氮化硅回刻蝕之后在溝槽側壁形成側墻。5.如權利要求1所述的屏蔽柵溝槽型MOSFET工藝方法，其特征在于:所述步驟七中，采用熱氧化的方法，溝槽頂部平臺和溝槽側壁有氮化硅保護不會被氧化。
【專利摘要】本發明公開了一種屏蔽柵溝槽型MOSFET工藝方法,包含：步驟一，以氮化硅及氧化硅為硬掩膜，刻蝕襯底，形成溝槽；步驟二，在溝槽側壁及底部淀積一層氧化硅；步驟三，溝槽內填充多晶硅并回刻；步驟四，對多晶硅進行回刻，并移除溝槽側壁上的氧化硅；步驟五，再淀積一層氮化硅，覆蓋溝槽內側壁及多晶硅；步驟六，刻蝕掉多晶硅上方的氮化硅，使多晶硅露出；步驟七，在多晶硅上方淀積氧化硅；步驟八，移除整個器件上的氮化硅；步驟九，淀積氧化硅，淀積多晶硅并回刻，形成溝槽多晶硅柵極；步驟十，形成體區，源區注入，淀積層間介質，形成接觸孔制作金屬工藝。本發明工藝實現多晶硅間氧化膜和柵氧化層的單獨控制，解決器件柵極漏電偏高的問題。
【IPC分類】H01L21/336
【公開號】CN105448741
【申請號】CN201511026766
【發明人】叢茂杰
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2016年3月30日
【申請日】2015年12月31日