專利名稱：加工集成電路布線的方法
在半導體襯底上加工集成電路布線要制成用來隔離在半導體襯底上相鄰有源區的隔離結構，在高度集成化電路中越來越多地采用所謂“淺溝道隔離”(Shallow-Trends-Isolation)方法。即由絕緣。絕緣物質，主要是氧化物填充的溝道。之后進行平面化處理將導電區的上表面露出，填充的氧化物上表面保持與有源區上表面同樣的高度。在所謂“淺溝道隔離”方法中平面化處理主要是通過化學機械研磨。
由于在集成電路中，隔離結構的寬度在通常情況下是不一致的，所以采用“淺溝道隔離”方法中隔離溝道的寬度也不一致。此外，有源區和隔離溝道的密度也有很大的差別。這就造成平面化處理的難度。即使在平面化處理過程之后被加工的上表面仍有階梯存在，被稱為是圖形階梯。
有人建議，在采用化學機械研磨方法的平面化處理中為避免產生圖形階梯，再增加一個漆平面掩膜(見B.Davari etal.IEDM Tech Digest，P.61 1989)。即在沉積一個用于填充隔離溝道的隔離層之后，在寬溝道中制成由漆構成的支撐點。之后在整個平面再涂一層漆，通過漆的流動產生一個基本平整的上平表面，之后，在此基本平整的上表面上再采用化學機械研磨方法進行平面化處理，直至有源區的上表面露出。由漆構成的支撐點及其它漆層被卻除掉。為了使由漆構成的支撐點不影響下次涂漆，必須對由漆構成的支撐點進行加溫處理。加溫處理約在180℃，由于漆在高溫下的流動，使漆支撐點產生部分變形。這又對平面化造成損壞。
另有人對多層金屬布線的平面化提出一種平面化的方法(Y.Matsubara et al.，IEDM Tech，Digest，P.665，1993)，在覆蓋在金屬層上的隔離層上由光漆制成條形支撐結構。再通過對只有少量導線的區域曝光，使條形的支撐結構主要在這些區域內構成。在支撐結構的上面的整個平面再涂上第二層漆并進行平面化處理。
根據上述問題，本發明提出一種適用于采用“淺溝道隔離”方法加工集成電路布線的方法。利用這種方法在同樣具有大面積的圖形階梯時仍可達到更佳的平面化效果。
本發明是采用權利要求1的方法解決上述問題，其它解決方案可見附屬權利要求。
一種主要是以SOI為襯底的單晶硅層或單晶硅片的半導體襯底，在其主表面上腐蝕出第一隔離溝道和第二隔離溝道。第一隔離溝道和第二隔離溝道確定有源區。
第一隔離溝道的寬度比第二隔離溝道窄，也可以是其它不同寬度的第一隔離溝道和第二隔離溝道。
之后制成一個易于邊緣覆蓋的隔離層。其厚度應達到能將第一隔離溝道基本上填充滿。
此后，再制成一個掩膜，該掩膜在第一隔離溝道和有源區之上有一些開口，這些在有源區之上的開口與有源區的側面重疊。之后將掩膜作為抗腐蝕掩膜通過各向異性腐蝕方法構成第一隔離層。同時在第二隔離溝道上面制成支撐結構。并在第二絕緣溝的側翼制成隔離體。在除去掩膜后再制成一個上表面基本平整的第二隔離層，之后再通過平面化處理將有源區范圍的主表面露出。
在本方法中，為防止在第二隔離溝道范圍內形成大面積的圖形階梯，由第一隔離層的材料制成支撐結構，該支撐結構和同時于第二隔離溝道的側翼形成的隔離體在平面化處理之后仍作為隔離材料存在于第二隔離溝道內。由于支撐結構和間隔體只占第二隔離溝道的一部分，所以在去除掩膜后第二隔離溝道范圍內上表面結構仍為不平整的，其寬度是以掩膜開口在有源區上的重疊確定的。這種不平整現象會出現在全部襯底上，寬度基本相同，因此在形成第二隔離層時可一次填滿。
掩膜開口在有源區側面重疊的寬度的最小尺寸最好至少與第一隔離層的厚度相同。這樣既可保證在第二隔離溝道的側翼有一個隔離體存在，而且有與其相分離的支撐結構。
將有源區范圍內主表面露出的平面化處理既可采用化學機械式研磨，也可采用傳統的各向異性的干式腐蝕。為了簡化加工，采用各向異性的干式腐蝕方法進行平面化處理更具有優越性。
第一隔離層最好采用TEOS方法由SiO2構成，作為替代也可用其它絕緣材料，這些材料必須易于被淀積，其介電常數穩定，耐受高溫最好要高于500℃，并且其機械特性適合填充隔離溝道。
根據本發明，在腐蝕第一隔離溝道和第二隔離溝道之前，在半導體襯底的主表面上先制成一個柵極介電質和第一電極層。柵極介電質和第一電極層是在腐蝕第一隔離溝道和第二隔離溝道的同時構成的。在進行平面化處理時將第一電極層結構的上表面露出，之后在第一電極層結構上制成一個柵電極，并在其側面制成源/漏區。
本發明的這種實施方式有如下優點。考慮到對純度的要求，在生產MOS晶體管時，在制成第一隔離溝道和第二隔離溝道，并在應用平面化步驟以填充這兩個隔離溝道之前進行以下關鍵的加工步驟，即制成一個柵極介電質和一個電極層，以用來再制成一個柵電極。因為，在此情況下，有源區包括構成的柵極介電質和構成的第一電極層，有源區在進行第一隔離層處理后被第一隔離層的材料包住。這些材料有可能在進一步加工第二隔離層時，再次被使用。這種加工主要是用于部分填充第二隔離溝道。由于在制成柵極介電質和柵電極過程對這些材料純度的影響，不允許再使用這些材料。特別是按照本發明，第二隔離層材料由可流動的氧化物構成，例如BPSG或類似材料。
再者，根據本發明，在平面化結構生成后再制做第二電極層。第二電極層與第一電極層是采用同一個掩膜構成的，并且從第一電極層制成柵電極和從第二電極層制成一個導電平面，用于柵電極之間的柵極連接。按照本發明，在生產n溝道MOS晶體管和p溝道MOS晶體管時，這些晶體管具有不同摻雜的柵電極，在第二電極層制成之前，對以構成的第一電極層進行不同摻雜。采用這種方法，可以避免在第一電極層中不同摻雜區之間摻雜材料的擴散。
下面將根據附圖所示實施例進一步介紹本發明。


圖1所示一半導體襯底斷面，在其上經過腐蝕后的第一絕緣溝和第二隔離溝道的寬度不同。
圖2所示一半導體襯底斷面，其上已制成一個由易于覆蓋棱角的第一隔離層和一個掩膜。
圖3所示一半導體襯底斷面，其上構成第一隔離層后，制成支撐結構和隔離體，而且已除去掩膜。
圖4所示一具有平面化的上表面的第二隔離層的半導體襯底。
圖5所示一半導體襯底斷面，其上已進行過平面化處理，并且有源區的主表面已露出。
圖6所示一半導體襯底斷面，該襯底有幾個層，包括一個柵極介電質和一個第一電極層。
圖7所示一半導體襯底斷面，其上已制成第一隔離溝道和第二隔離溝道。
圖8所示一半導體襯底斷面，其上制成一個由易于覆蓋棱角材料構成的第一隔離層和一個掩膜。
圖9所示一半導體襯底斷面，構成第一隔離層之后，又制成支撐結構和隔離體。
圖10所示一半導體襯底的斷面，其上制成一個具有平面化上表面的第二隔離層，該隔離層包括一個平面化的SiO2和一個平面化的光漆層。
圖11所示一半導體襯底斷面，已進行過平面化處理，并且第一電極層的上表面已露出。
圖12所示一半導體襯底面，其上已制成一個第二電極層。
圖13所示一半導體襯底的俯視圖，其上已構成第二電極層和第一電極層，并已制成源/漏區。
在襯底11的主表面12上首先腐蝕在第一隔離溝道13和第二隔離溝道14(見圖1)。該襯底11可是一單晶硅片或一SOI襯底上的單晶硅層。第一隔離溝道13和第二隔離溝道14采用一個溝道掩膜并采用各向異性干腐蝕方法制成，如采用CL2/HBr化學材料。第一隔離溝道13的寬度例如為0.5μm，第二隔離溝道14的寬度例如為40μm，隔離溝道13和第二隔離溝道14的深度例如為400nm。第一隔離溝道13和第二隔離溝道14確定有源區15，在有源區中將制成其它構件。
之后，在全平面上淀積一層易于覆蓋棱角的第一隔離層(見圖2)。第一隔離層16的淀積例如采用TEOS方法，采用SiO2材料，層的厚度例如為450nm。第一隔離層16填充滿第一隔離溝道13。在第二隔離溝道14上的第一隔離層16則有一個明顯的階梯。
在第一隔離層16的上表面采用光刻工藝處理步驟，例如由光漆制成一個掩膜17。掩膜17有一些開口18。開口18位于第一隔離溝道13和有源區15之上。相鄰的開口18重疊一起。在有源區15上面的開口18在側面高于有源區15，這樣開口18也部分的位于第二隔離溝道14的上面。開口18于側面高于有源區15的高度最好至少與第一隔離層16的厚度相同(在圖2中只畫出一個開口18，該開口18高于兩個有源區15和第一隔離溝道13)。
采用掩膜17作為抗腐蝕掩膜，在各向異性干腐蝕方法中，對第一隔離層16有選擇的向掩膜17和襯底11方向腐蝕。這樣在第二隔離溝道14內形成支撐結構161并且在第二隔離溝道14的側翼形成隔離體162(見圖3)。第一隔離溝道仍被第一隔離層16填充滿。
之后，采用例如是濕化學處理方法以有機溶液除去掩膜。
然后，進行熱氧化過程，露出的硅，如在第二隔離溝道內，在支撐結構161和隔離體162之外的硅將生成SiO2結構19。
之后，再生成第二隔離層120，該隔離層有一個平面化的上表面(見圖4)。第二隔離層120例如是由SiO2構成，在進行熱處理時可以流動。特別適用的材料是硅玻璃，如硼磷硅玻璃，磷硅玻璃，硼硅玻璃或者是可流動的氧化物，如Dow Corning公司用商品名FoxTM所提供的氧化物。第二隔離層120的淀積厚度例如為500nm，淀積后在約950℃的溫度下進行熱處理。在熱處理時第二隔離層120產生流動，這樣可形成一個平整的上表面。
此后進行各向異性的干腐蝕處理過程。SiO2層被有選擇的向硅的方向進行腐蝕。借助這種各向異性的干腐蝕處理過程可達到一種平面化處理的效果。干腐蝕處理過程一直進行到有源區15的主表面12被露出(見圖5)。由于第二隔離層120的上表面是平整的，所以在進行各向異性干腐蝕處理后也會得到平整的上表面。這時，第一隔離溝13和第二隔離溝14均被絕緣材料填充滿。
平面化腐蝕去除處理也可以采用化學機械研磨方式或CMP方式與干腐蝕過程結合進行。處理過程直至達到主平面12。
然后開始在有源區15內進行制成其它構件的過程。
在半導體襯底21上制成一個柵極介電質22，一個第一電極層23和一個覆蓋層24。(如圖6所示)。襯底為單晶硅，例如可是單晶硅片或是SOI襯底上的單晶硅層。柵極介電質22例如將SiO2通過熱氧化處理生成，其厚度例如為6nm。第一電極層23例如由摻雜的多晶硅生成，其厚度為200nm。覆蓋層24由例如一層Si3N4或SiO2生成，其厚度為50nm至150nm。
覆蓋層24通過采用光刻工藝處理方法和干腐蝕處理方法構成。之后，采用各向異性干腐蝕處理方法，例如采用CL2/HBr化學材料腐蝕出第一隔離溝道25和第二隔離溝道26，腐蝕過程進行直至達到襯底21(見圖7)。在處理過程中覆蓋層24保護第一電極層23的上表面。第一隔離溝道25的寬度小于第二隔離溝道26。第一隔離溝道25和第二隔離溝道26確定有源區27，在該有源區內將制成其它構件。第一隔離溝道25的寬度例如有0.5μm，第二隔離溝道26的寬度例如為40μm。第一隔離溝道25和第二隔離溝道26的深度例如為400nm，從第一電極層23的上邊緣算起。為了有利于被腐蝕的硅平面(腐蝕損傷)和在溝道上邊緣形成一個鳥嘴形結構可進行一次高溫氧化處理。
之后，在全平面上淀積一層易于覆蓋棱角的第一隔離層28。第一隔離層28可采用例如一種TEOS方法生成，隔離層28的厚度為500nm(見圖8)。由于第一隔離溝道25的寬度為0.5μm，第二隔離溝道26的寬度為40μm，這樣，第一隔離溝道25將被第一隔離層填充滿。而在第二隔離溝道26上則形成一個階梯，其高度差大約與第一隔離層28的厚度相同。
在第一隔離層28的上表面借助光刻工藝處理步驟制成一個掩膜29。掩膜29有一些開口210，這些開口210在第一隔離溝道25和有源區27之上面。并且相鄰的開口210重疊在一起，高于有源區27的開口210是于側面高于有源區27。
當有源區與第一隔離溝道25相鄰時，在有源區27上面的開口210與第一隔離溝道25上面的開口210相重疊。當有源區27與第二隔離溝道26相鄰時，開口210只達到第二隔離溝道26內。開口210向有源區27相鄰的第二隔離溝道26的方向與有源區27相搭接的量要根據不同的處理過程參數選擇不同。例如，采用光刻方法，調整的精確度，隔離溝道25和26的深度等等。搭接量最好選擇在至少與第一隔離層28的厚度相同。
在有選擇的向掩膜29和襯底21方向進行各向異性的干腐蝕之后，構成隔離層28。同時在第二隔離溝道26內形成支撐結構281和在第二隔離溝道26的側翼形成隔離體282(見圖9)。第一隔離溝道25仍保持被第一隔離層28填充滿的狀態。當第二隔離溝道26內的襯底21的上表面被露出時，腐蝕過程即停止。之后，用例如濕化學方法將掩膜29除去。
此后，進行高溫氧化處理，通過處理使第二隔離溝道26內襯底21所露出的上表面上生成一個SiO2結構211，其厚度例如為20nm(見圖10)。
此后，將在全平面上制成一個平面化的SiO2層212。其制成過程為先淀積可流動的SiO2，再在950℃進行高溫處理，使其流動。這個平面化的SiO2層可為如硅玻璃構成，例如硼磷硅玻璃，磷硅玻璃或硼硅玻璃，或者由可流動的氧化物構成，如Dow Corning公司以商品名FoxTM所提供的氧化物。同樣，在SiO2層流動后，該平面化后的SiO2層212的上表面仍會有輕微的不平整現象。
平面化的SiO2層212的厚度應為能將第二隔離溝道26和其上面SiO2結構211全部由平面化的SiO2層212填充滿。平面化的SiO2層212的淀積厚度例如可為600nm。
之后，在全平面上再涂上一層平面化漆層213，用該漆層213將平面化的SiO2層上表面不平之處涂平。平面化的SiO2層和平面化的漆層213共同構成一個具有平整上表面的第二隔離層。平面化漆層213最好采用一種其平面化長度可達到200nm的漆。這種平面化漆例如可采用Allied Signal公司的Lack Accuflo漆。
在各向異性干腐蝕處理過程中，對平面化漆層213，平面化SiO2層212和第一隔離層28采用同樣的腐蝕率進行處理。之后，例如采用CHF3/NF3/Ar等離子體進行平面化處理過程。干腐蝕過程進行到第一電極層23的上表面露出后才結束(見圖11)。由于第一電極層23的上表面高于柵極介電質22和有源區27的上表面約200nm，因此，加工的容許偏差范圍在150-170nm之間。此時第一隔離溝道25和第二隔離溝道26中均充滿絕緣材料，并且具有平整的上表面。在第二隔離溝道26中的絕緣材料還包括隔離體282和在構成第一隔離層28時生成的支撐結構281，以及SiO2層211和平面化的SiO2層212。在第一隔離溝道25中所充填的絕緣材料主要為第一隔離層28的材料。
之后，在全表面上再制成第二電極層214(見圖12)。第二電極層214可由下列導電材料構成，例如鎢，摻雜的多晶硅，其它金屬，金屬硅化物，TiN或者為金屬和硅的組合層，TiN和硅的組合層或為很薄的電介質(SiO2或Si3N4)和摻雜硅的組合層。
此后，采用同一個掩膜進行各向異性干腐蝕處理過程。構成第二電極層214和再次構成第一電極層23。此時，在第二電極層214上制成一個導電面215(見俯視圖13)。在導電面215下有從第一電極層23引出的柵極，導電面215與27的柵極聯連。
此后，仍用已知的方法在導電面215的側翼和柵極上制成隔離體(沒有畫出)。通過注入方法在有源區27上制成源/漏區216。源/漏區216與柵極介電質和柵電極構成MOS晶體管。
這種集成電路將再通過已知的方法淀積一個中間氧化層，打通連接口和進行金屬化過程而制成。
如果集成電路布線中柵極是采用不同的摻雜制成的，如CMOS-開關電路中雙柵極技術，則第一電極層23在淀積第二電極層214之前，最好是在第一電極層構成之后，采用一個或多個附加掩膜分區進行摻雜。
權利要求
1.一種加工集成電路布線的方法，-在一個半導體襯底(11)的主表面(12)上腐蝕第一隔離溝道(13)和第二隔離溝道(14)，第一隔離溝道(13)和第二隔離溝道(14)確定有源區(15)，-第一隔離溝道(13)的寬度小于第二隔離溝道(14)，-制成一個具有易于覆蓋棱角的第一隔離層(16)，第一隔離層(16)將第一隔離溝道(13)基本上填充滿，-制成一個掩膜(17)，該掩膜(17)具有一些開口(18)，開口(18)位于第一隔離溝道(13)和有源區(15)之上，并且在有源區(15)之上的開口(18)從側面與有源區(15)重疊，-采用各向異性腐蝕方法構成第一隔離層(16)，同時在第二隔離溝道(14)內制成支撐結構(161)和在第二隔離溝道的側翼制成隔離體(162)，-除去掩膜(17)，-制成一個具有基本上平面化上表面的第二絕緣層(120)，-通過平面化處理過程將有源區(15)范圍的主表面(12)露出。
2.根據權利要求1所述的方法，掩膜(17)的開口(18)高于有源區(15)并且從側面有一段與有源區(15)重疊，該段的寬度至少與第一絕緣層(16)的厚度相同。
3.根據權利要求1或2所述的方法，其平面化處理過程是采用各向異性干腐蝕方法。
4.根據權利要求1至3的任一權利要求所述的方法，-在腐蝕加工第一隔離溝道(25)和第二隔離溝道(26)之前，在半導體襯底(21)的主表面制成一個柵極介電質(22)和一第一電極層(23)，-在腐蝕加工第一隔離溝道(25)和第二隔離溝道(26)時，構成柵極介電質(22)和第一電極層(23)，-在平面化處理過程中，所構成的第一電極層(23)的上表面被露出。
5.根據權利要求4所述的方法，在腐蝕加工第一隔離溝道(25)和第二隔離溝道(26)之后，進行高溫氧化過程處理。
6.根據權利要求4或5所述的方法，在生成第二隔離層時，至少有一層(212)由可流動的氧化物淀積并且通過流動制成。
7.根據權利要求4至6之任一權利要求所述的方法，-在平面化處理過程后又制成一個第二電極層(214)，-采用一個共同的掩膜對第二電極層(214)和第一電極層(23)進行構成加工，并且在第一電極層(23)上制成柵電極和在第二電極層(214)上制成一個用于柵電極之間極連接的導電面(215)，-制成源/漏區(216)，該源/漏區(216)與一個柵電極共同構成一個MOS晶體管。
8.根據權利要求7所述的方法，-制成至少一個n溝道MOS晶體管和一個p溝道MOS晶體管，這兩種晶體管有不同摻雜的柵極，-為了對柵電極進行不同的摻雜，在制成第二電極層(214)之前，對已構成的第一電極層23進行不同的摻雜。
9.根據權利要求1至8之任一權利要求所述的方法，-第一絕緣層由SiO2構成，-第一電極層(23)由摻雜的多晶硅構成，-第二電極層(214)至少具有一種摻雜硅，金屬硅，金屬和/或一種有機導體，-至少在半導體襯底的主表面范圍內為單晶硅。
全文摘要
在襯底(11)上構成確定有源區(15)的溝道(13,14)。淀積一個可填充窄溝道(13)的第一隔離層(16),并通過采用一個掩膜和各向異性腐蝕方法使該隔離層在寬溝的側翼形成隔離體(162)和在寬溝道范圍內形成支撐點。通過生成一個具有基本平整上表面的第二隔離層(120),并通過采用化學機械研磨或傳統的干腐蝕方法進行平面化處理過程,使有源區(15)的上表面露出。
文檔編號H01L21/762GK1187032SQ97123428
公開日1998年7月8日 申請日期1997年12月18日 優先權日1997年12月18日
發明者U·施瓦爾克 申請人:西門子公司