本發(fa)明涉(she)及(ji)半導(dao)體，特別是涉(she)及(ji)一種具(ju)有氣隙的半導(dao)體結構。

背景技術：

1、半導體制(zhi)造中，隨著(zhu)器(qi)件不(bu)斷縮小，介電薄(bo)膜的(de)介電常(chang)數(shu)不(bu)斷降低。最大限度地減少(shao)低介電常(chang)數(shu)(低k)薄(bo)膜的(de)集成損壞對于能夠(gou)繼續減小特(te)征尺(chi)寸非常(chang)重要。

2、多孔低(di)k介電(dian)薄(bo)膜，例如(ru)有機硅(gui)酸鹽玻璃(osg)低(di)k介電(dian)薄(bo)膜，在經過氣(qi)隙蝕刻工藝后會受到等離子體損傷(shang)，從而(er)導致較大的(de)阻(zu)容(rc)延遲。

技術實現思路

1、本(ben)發明(ming)的(de)(de)主要目的(de)(de)在于提供一(yi)種互連結構的(de)(de)制作方法，以解決現有(you)技術的(de)(de)不(bu)足(zu)或(huo)缺點。

2、本發明一(yi)(yi)方面提供一(yi)(yi)種半導(dao)(dao)體結構(gou)，包括：襯底；第(di)一(yi)(yi)介(jie)電層(ceng)(ceng)(ceng)，位(wei)于所(suo)(suo)(suo)述(shu)(shu)(shu)襯底上；蝕刻停止層(ceng)(ceng)(ceng)，位(wei)于所(suo)(suo)(suo)述(shu)(shu)(shu)第(di)一(yi)(yi)介(jie)電層(ceng)(ceng)(ceng)上；第(di)二(er)介(jie)電層(ceng)(ceng)(ceng)，位(wei)于所(suo)(suo)(suo)述(shu)(shu)(shu)蝕刻停止層(ceng)(ceng)(ceng)上；第(di)一(yi)(yi)導(dao)(dao)體和第(di)二(er)導(dao)(dao)體，位(wei)于所(suo)(suo)(suo)述(shu)(shu)(shu)第(di)二(er)介(jie)電層(ceng)(ceng)(ceng)中(zhong)；氣隙，位(wei)于所(suo)(suo)(suo)述(shu)(shu)(shu)第(di)二(er)介(jie)電層(ceng)(ceng)(ceng)中(zhong)并(bing)且(qie)位(wei)于所(suo)(suo)(suo)述(shu)(shu)(shu)第(di)一(yi)(yi)導(dao)(dao)體與(yu)所(suo)(suo)(suo)述(shu)(shu)(shu)第(di)二(er)導(dao)(dao)體之間(jian)；以(yi)及(ji)第(di)一(yi)(yi)低(di)極性介(jie)電層(ceng)(ceng)(ceng)，位(wei)于所(suo)(suo)(suo)述(shu)(shu)(shu)氣隙內的(de)所(suo)(suo)(suo)述(shu)(shu)(shu)第(di)二(er)介(jie)電層(ceng)(ceng)(ceng)的(de)側壁表面上。

3、根據本發(fa)明實施例，所述(shu)第一介電層為氧化硅(gui)層，所述(shu)第二(er)介電層為低k材料層。

4、根據本(ben)發明實(shi)施例，所述低k材料層(ceng)包括(kuo)有(you)機硅玻璃(li)低k介電層(ceng)。

5、根(gen)據本發(fa)明實施例，所述第一低極性介電層(ceng)為甲硅烷基(ji)化表層(ceng)。

6、根據本發明實施例，所述半導(dao)體(ti)結構還(huan)包括：第二(er)低極性(xing)介(jie)電(dian)層，設置于(yu)所述第一導(dao)體(ti)周(zhou)圍；以及第三(san)低極性(xing)介(jie)電(dian)層，設置于(yu)所述第二(er)導(dao)體(ti)周(zhou)圍。

7、根(gen)據本發(fa)明實施例，所述第(di)二低(di)極性介電(dian)層和第(di)三低(di)極性介電(dian)層為甲(jia)硅(gui)烷基化(hua)表層。

8、根據本發明實(shi)施例，所(suo)述(shu)(shu)第(di)二低(di)極(ji)(ji)性介(jie)電層與所(suo)述(shu)(shu)第(di)一(yi)導(dao)體(ti)直(zhi)接接觸，所(suo)述(shu)(shu)第(di)三低(di)極(ji)(ji)性介(jie)電層與所(suo)述(shu)(shu)第(di)二導(dao)體(ti)直(zhi)接接觸。

9、根據本發明實施例，該第一導體與該第二導體包括(kuo)銅。

10、根(gen)據本發明實施(shi)例(li)，所(suo)(suo)(suo)述(shu)氣隙延伸進入所(suo)(suo)(suo)述(shu)蝕刻停止(zhi)層和所(suo)(suo)(suo)述(shu)第一介(jie)電層中(zhong)。

11、根據本發明實施例，所述半(ban)導體結構(gou)還包(bao)括：甲硅烷基(ji)化(hua)氧化(hua)表層，位于所述第一介電(dian)層的側壁(bi)表面上。

12、本發明另一(yi)(yi)方(fang)(fang)面(mian)提(ti)供一(yi)(yi)種半導(dao)體結構(gou)的(de)(de)形成方(fang)(fang)法，包括：提(ti)供襯底(di)；在(zai)(zai)所(suo)(suo)(suo)述襯底(di)上(shang)形成第(di)(di)(di)一(yi)(yi)介(jie)電層(ceng)(ceng)；在(zai)(zai)所(suo)(suo)(suo)述第(di)(di)(di)一(yi)(yi)介(jie)電層(ceng)(ceng)上(shang)形成蝕刻停(ting)止層(ceng)(ceng)；在(zai)(zai)所(suo)(suo)(suo)述蝕刻停(ting)止層(ceng)(ceng)上(shang)形成第(di)(di)(di)二(er)(er)介(jie)電層(ceng)(ceng)；在(zai)(zai)所(suo)(suo)(suo)述第(di)(di)(di)二(er)(er)介(jie)電層(ceng)(ceng)中形成第(di)(di)(di)一(yi)(yi)導(dao)體和第(di)(di)(di)二(er)(er)導(dao)體；在(zai)(zai)所(suo)(suo)(suo)述第(di)(di)(di)二(er)(er)介(jie)電層(ceng)(ceng)中以及所(suo)(suo)(suo)述第(di)(di)(di)一(yi)(yi)導(dao)體與所(suo)(suo)(suo)述第(di)(di)(di)二(er)(er)導(dao)體之間形成氣(qi)(qi)隙(xi)；以及在(zai)(zai)所(suo)(suo)(suo)述氣(qi)(qi)隙(xi)內的(de)(de)所(suo)(suo)(suo)述第(di)(di)(di)二(er)(er)介(jie)電層(ceng)(ceng)的(de)(de)側壁面(mian)上(shang)形成第(di)(di)(di)一(yi)(yi)低極性(xing)介(jie)電層(ceng)(ceng)。

13、根據本(ben)發明實(shi)施例，所(suo)(suo)述(shu)第一介電層為氧化硅層，所(suo)(suo)述(shu)第二介電層為低k材料層。

14、根(gen)據本(ben)發明實施例(li)，所述(shu)低(di)k材(cai)料層包括有機硅玻璃低(di)k介電(dian)層。

15、根據本發明實(shi)施例，所述第一低極性介電層為甲硅烷基化表層。

16、根據本發明實(shi)施例，所(suo)述方法(fa)還包(bao)括(kuo)：在所(suo)述第(di)一(yi)導(dao)體(ti)(ti)周圍形成(cheng)第(di)二(er)低(di)極性介(jie)電層；以及(ji)于(yu)所(suo)述第(di)二(er)導(dao)體(ti)(ti)周圍形成(cheng)第(di)三(san)低(di)極性介(jie)電層。

17、根據本(ben)發明實施例，所述第(di)二低(di)極性(xing)介電層和第(di)三低(di)極性(xing)介電層為甲硅(gui)烷基化(hua)表層。

18、根據本發(fa)明實施例，所述(shu)第(di)二(er)低極(ji)性(xing)介(jie)電(dian)層(ceng)與所述(shu)第(di)一(yi)導體直接(jie)(jie)接(jie)(jie)觸(chu)，所述(shu)第(di)三低極(ji)性(xing)介(jie)電(dian)層(ceng)與所述(shu)第(di)二(er)導體直接(jie)(jie)接(jie)(jie)觸(chu)。

19、根據本發明實(shi)施例，所述(shu)第一(yi)導體和(he)所述(shu)第二導體包括銅。

20、根據本(ben)發明實(shi)施例，所(suo)(suo)述氣隙延伸到所(suo)(suo)述蝕刻停(ting)止層和所(suo)(suo)述第一介電層中。

21、根據(ju)本發明實施例，所述(shu)方法還包括：在所述(shu)第一介(jie)電(dian)層的側(ce)壁表(biao)面形成甲硅烷基化氧化表(biao)層。

技術特征：

1.一種(zhong)半導體結構，包(bao)括：

2.根(gen)據權利要求(qiu)1所述(shu)的半導體結構，其(qi)特征(zheng)在于，所述(shu)第一介(jie)電(dian)層(ceng)為氧(yang)化硅層(ceng)，所述(shu)第二介(jie)電(dian)層(ceng)為低k材料層(ceng)。

3.根據(ju)權利要求2所述(shu)的半導(dao)體結(jie)構，其(qi)特征在(zai)于，所述(shu)低(di)k材料層(ceng)包括有(you)機硅玻璃低(di)k介電(dian)層(ceng)。

4.根據權利(li)要求1所(suo)述的半導體結構(gou)，其特征(zheng)在于，所(suo)述第一(yi)低極性介電層為甲硅烷基化(hua)表(biao)層。

5.根(gen)據權利(li)要求1所述的半(ban)導體結構，其特征在于(yu)，還包(bao)括：

6.根據(ju)權利要求5所述的半導體結構(gou)，其(qi)特征(zheng)在(zai)于，所述第二低極(ji)性(xing)介電層和第三低極(ji)性(xing)介電層為甲硅烷基化(hua)表層。

7.根(gen)據權(quan)利(li)要求5所(suo)述(shu)(shu)的半導(dao)體(ti)結(jie)構，其特征在于(yu)，所(suo)述(shu)(shu)第二(er)低(di)極(ji)性介電層與所(suo)述(shu)(shu)第一導(dao)體(ti)直接(jie)(jie)接(jie)(jie)觸，所(suo)述(shu)(shu)第三低(di)極(ji)性介電層與所(suo)述(shu)(shu)第二(er)導(dao)體(ti)直接(jie)(jie)接(jie)(jie)觸。

8.根據權利要求5所述的(de)半(ban)導(dao)體結構，其特征(zheng)在于，該第一(yi)導(dao)體與(yu)該第二導(dao)體包括銅。

9.根據權(quan)利要求1所(suo)(suo)述(shu)的(de)半導體(ti)結構，其特征在于，所(suo)(suo)述(shu)氣隙延(yan)伸進(jin)入所(suo)(suo)述(shu)蝕刻(ke)停止層和所(suo)(suo)述(shu)第(di)一介電層中。

10.根據(ju)權利(li)要求9所述(shu)的(de)半(ban)導體結構，其(qi)特征在于，還包括(kuo)：

11.一種半導體(ti)結構的形(xing)成方(fang)法，包括：

12.根據權利要(yao)求11所述的(de)形成方法，其特征在于，所述第一介電層(ceng)為氧化(hua)硅(gui)層(ceng)，所述第二介電層(ceng)為低k材料層(ceng)。

13.根據權利要求12所(suo)述的形成方法，其(qi)特征在于，所(suo)述低k材料層(ceng)包括有機硅玻璃低k介電層(ceng)。

14.根據權利要(yao)求11所(suo)述(shu)的形(xing)成方法(fa)，其(qi)特征在于，所(suo)述(shu)第一低(di)極性(xing)介電層為甲硅烷基化(hua)表層。

15.根(gen)據權利要求11所述的形成方法，其特征在(zai)于，還包(bao)括：

16.根據權利要求15所(suo)述(shu)的形(xing)成方法，其特征在于，所(suo)述(shu)第二低(di)極性介(jie)電層(ceng)和第三低(di)極性介(jie)電層(ceng)為(wei)甲硅烷基化(hua)表層(ceng)。

17.根據權利要求15所(suo)述(shu)的(de)形(xing)成方法，其特征在于(yu)，所(suo)述(shu)第二低極性(xing)介(jie)電層(ceng)(ceng)與所(suo)述(shu)第一導體直(zhi)接(jie)接(jie)觸，所(suo)述(shu)第三低極性(xing)介(jie)電層(ceng)(ceng)與所(suo)述(shu)第二導體直(zhi)接(jie)接(jie)觸。

18.根據權利要求15所(suo)述(shu)的形成方法，其特征在于，所(suo)述(shu)第一導體(ti)和所(suo)述(shu)第二導體(ti)包括銅。

19.根(gen)據權利(li)要求11所(suo)述(shu)(shu)的形成方法，其(qi)特征在于(yu)，所(suo)述(shu)(shu)氣隙延伸到所(suo)述(shu)(shu)蝕刻停止(zhi)層和所(suo)述(shu)(shu)第一(yi)介(jie)電層中。

20.根據權(quan)利要求19所述(shu)的(de)形(xing)成方法，其特征(zheng)在于，還包括：

技術總結
本發明公開一種半導體結構及其制作方法，其中該半導體結構包括：襯底；第一介電層，位于所述襯底上；蝕刻停止層，位于所述第一介電層上；第二介電層，位于所述蝕刻停止層上；第一導體和第二導體，位于所述第二介電層中；氣隙，位于所述第二介電層中并且位于所述第一導體與所述第二導體之間；以及第一低極性介電層，位于所述氣隙內的所述第二介電層的側壁表面上。

技術研發人員：林大鈞,張智偉,蔡馥郁,蔡濱祥
受保護的技術使用者：聯華電子股份有限公司
技術研發日：
技術公布日：2024/10/10