半導體器件和制造半導體器件的方法
【專利摘要】本發明涉及半導體器件和制造半導體器件的方法。根據本發明的一個實施例，一種半導體器件具有襯底，該襯底具有第一表面和與第一表面相對的第二表面。而且，襯底具有第一孔。多條引線被置放在襯底的第一表面之上并且管芯焊盤被置放在第一孔中。另外地，封裝劑被置放在管芯焊盤和該多條引線上。
【專利說明】半導體器件和制造半導體器件的方法
【技術領域】
[0001]本發明一般地涉及半導體封裝，并且更加具體地涉及多芯片半導體封裝及其組裝。
【背景技術】
[0002]電子元件封裝通常是半導體器件制造的最后階段。封裝可以使得能夠在半導體芯片和另一個電氣元件諸如印刷電路板(PCB)或者母板之間電互連。而且，封裝可以針對破壞或者污染實際地保護芯片。另外地，封裝可以針對可能妨礙芯片的化學品、濕氣和/或氣體保護芯片。此外，當芯片在操作中時，封裝可以從芯片散熱。
[0003]表面安裝技術是用于將電子器件直接地安裝到PCB的表面上的技術。表面安裝器件可以在本體上具有各種型式的短的插腳或者引線、扁平觸點、焊球矩陣諸如球柵陣列(BGA)或者末端。
[0004]一種類型的表面安裝器件包括安裝在金屬支撐件或者引線框架上的半導體器件。半導體器件觸點使用接合線電連接到引線框架。半導體器件的后側也可以連接到引線框架。在將半導體器件連接到引線框架之后，系統利用模塑料封裝。因為它們具有低制造成本和高可靠性，所以在封裝半導體芯片中使用引線框架封裝。

【發明內容】

[0005]根據本發明的一個實施例，一種半導體器件具有襯底，該襯底具有第一表面和與第一表面相對的第二表面。而且，襯底具有第一孔。多條引線被置放在襯底的第一表面之上并且管芯焊盤(die paddle)被置放在第一孔中。另外地，封裝劑被置放在管芯焊盤和該多條引線上。
[0006]根據本發明的另一個實施例，一種半導體器件具有第一芯片支撐件，該第一芯片支撐件具有第一表面和與第一表面相對的第二表面。而且，第一芯片支撐件具有第一孔。半導體器件還具有聯結到第一芯片支撐件并且置放在第一芯片支撐件的第一孔中的第二芯片支撐件。另外地，該半導體器件具有置放在第一芯片支撐件的第一表面上的多條引線。此外，該半導體器件具有聯結到第一芯片支撐件的第一表面的第三芯片支撐件。
[0007]根據本發明的又一個實施例，一種制造半導體器件的方法包括提供帶有聯結的引線框架的襯底，其中該襯底具有第一表面、與第一表面相對的第二表面和孔。而且，引線框架具有置放在襯底的孔中的管芯焊盤和聯結到襯底的第一表面的多條引線。另外地，該方法包括將第一芯片聯結到襯底的第一表面和該多條引線中的第一引線。此外，該方法包括封裝引線框架和第一芯片。
【專利附圖】

【附圖說明】
[0008]為了更加完全地理解本發明及其優點，現在參考與附圖結合進行的以下說明，其中: 圖la、lb和Ic示意根據本發明的一個實施例的半導體封裝，其中圖1a示意頂視圖，圖1b不意截面視圖，并且圖1c不意后視圖；
圖2a、2b、2c和2d示意根據本發明的實施例使用的襯底，其中圖2a示意頂視圖，圖2b和2d不意截面視圖，并且圖2c不意后視圖；
圖3a、3b和3c示意根據本發明的實施例使用的引線框架，其中圖3a示意頂視圖，圖3b不意截面視圖，并且圖3c不意后視圖；
圖4a、4b和4c示意根據本發明的一個實施例聯結到襯底的引線框架，其中圖4a示意頂視圖，圖4b 意截面視圖，并且圖4c 意后視圖；
圖5a、5b和5c示意根據本發明的一個實施例在第一芯片聯結到管芯焊盤之后在制造期間的半導體封裝，其中圖5a示意頂視圖，圖5b示意截面視圖，并且圖5c示意后視圖；
圖6a、6b和6c示意根據本發明的一個實施例在第二芯片聯結到第一芯片之后在制造期間的半導體封裝，其中圖6a示意頂視圖，圖6b示意截面視圖，并且圖6c示意后視圖；
圖7a、7b和7c示意根據本發明的一個實施例在第三芯片聯結到襯底和多條引線之后在制造期間的半導體封裝，其中圖7a示意頂視圖，圖7b示意截面視圖，并且圖7c示意后視圖；
圖8a、8b和Sc示意根據本發明的一個實施例在第四芯片聯結到襯底和多條引線之后在制造期間的半導體封裝，其中圖8a示意頂視圖，圖Sb示意截面視圖，并且圖Sc示意后視圖；
圖9a、9b和9c示意根據本發明的一個實施例在接合線被聯結連接在第一芯片和多條引線之間之后在制造期間的半導體封裝，其中圖9a示意頂視圖，圖9b示意截面視圖，并且圖9c不意后視圖；
圖10a、10b和IOc示意根據本發明的一個實施例在接合線被聯結連接在第二芯片和多條引線之間之后在制造期間的半導體封裝，其中圖1Oa示意頂視圖，圖1Ob示意截面視圖，并且圖1Oc示意后視圖；
圖1laUlb和Ilc示意根據本發明的一個實施例在接合線被聯結連接在第三芯片和多條引線之間之后在制造期間的半導體封裝，其中圖1la示意頂視圖，圖1lb示意截面視圖，并且圖1lc示意后視圖；
圖12a、12b和12c示意根據本發明的一個實施例在接合線被聯結連接在第四芯片和多條引線之間之后在制造期間的半導體封裝，其中圖12a示意頂視圖，圖12b示意截面視圖，并且圖12c示意后視圖；
圖13a、13b和13c示意根據本發明的一個實施例在第五芯片聯結到襯底和多條引線之后在制造期間的半導體封裝，其中圖13a示意頂視圖，圖13b示意截面視圖，并且圖13c示意后視圖；
圖14a、14b和14c示意根據本發明的一個實施例在熱沉聯結到襯底和第五芯片之后在制造期間的半導體封裝，其中圖14a示意頂視圖，圖14b示意截面視圖，并且圖14c示意后視圖；
圖15a、15b和15c不意根據本發明的一個實施例在模塑料在第五芯片和管芯焊盤之間并且在熱沉和襯底之間形成之后在制造期間的半導體封裝，其中圖15a示意頂視圖，圖15b不意截面視圖，并且圖15c不意后視圖； 圖16a、16b和16c不意根據本發明的一個實施例分離的半導體封裝,其中圖16a不意頂視圖，圖16b 意截面視圖，并且圖16c 意后視圖；
圖17a、17b和17c示意根據本發明的一個實施例在多個焊球聯結到襯底之后分離的半導體封裝，其中圖17a示意頂視圖，圖17b示意截面視圖，并且圖17c示意后視圖；并且圖18a和18b示意根據本發明的其它實施例的半導體封裝。
[0009]在不同的圖中相應的數字和符號通常指代相應的部分，除非另有指示。圖被繪制用于清楚地示意實施例的有關方面而并不是必要地按照比例繪制。
【具體實施方式】
[0010]在下面詳細地討論了目前優選的實施例的實現和使用。然而，應該理解，本發明提供很多能夠在多種具體場合中體現的、可應用的創造性概念。將關于在一種具體場合中的實施例即一種制造半導體器件的方法描述本發明。所討論的具體實施例僅僅示意用于實現并且使用本發明的具體方式，而非限制本發明的范圍。
[0011]將多個芯片集成到單一半導體封裝中要求使用大的管芯墊以支撐所有的芯片。可替代地，使用多個管芯墊從而每一個管芯墊支撐特定的芯片。然而，所有的這些集成方法都增加了封裝尺寸，由此要求使用昂貴的封裝技術。例如，較大的封裝要求使用更加昂貴的腔成型工藝；而較小的封裝能夠使用還被稱為MAP成型工藝的、較不那么昂貴的模封陣列處理(MAP)制造。在各種實施例中，本發明通過使用一種新穎的集成方案減小多芯片半導體封裝的封裝尺寸。這允許使用較不那么昂貴的MAP成型工藝。在各種實施例中，本發明通過部分地堆疊芯片以由此減小封裝尺寸而減小封裝尺寸。
[0012]將使用圖1描述一種半導體封裝的結構實施例，而將使用圖2-17描述根據本發明的實施例的一種制造半導體封裝的方法。將使用圖18描述可替代的結構實施例。
[0013]在圖1a-1c中根據本發明的一個實施例示意了一種半導體封裝。圖1a示意半導體封裝150的頂視圖，圖1b示意半導體封裝150沿著線Ib-1b的截面視圖，并且圖1c示意半導體封裝150的底視圖。半導體封裝150包括襯底100，襯底100可以是一種陶瓷材料，例如印刷電路板(PCB)或者印刷線路板(PWB)。例如，襯底100可能具有連接半導體封裝150上的觸點的電路。如在圖1c中所示意地，多個焊球142聯結到襯底100的底表面。提供到封裝的電連接的該多個焊球142可以被形成為矩陣諸如球柵陣列(BGA)。
[0014]管芯焊盤106被置放在襯底100中的孔中，并且包括第一引線110和第二引線112的多條引線被置放在襯底100的頂表面上的凹陷中。在一個實施例中，管芯焊盤106的頂表面處于與襯底100的底部相同的平面中，并且管芯焊盤106的底表面處于與該多個焊球142的底部相同的平面中以便于在同一表面上安裝管芯焊盤106和該多個焊球142。而且，在另一個實例中，該多條引線在襯底100中嵌入從而該多條引線的頂表面處于與襯底100的頂表面相同的平面中。襯底100中的電路連接該多個焊球142、管芯焊盤106和該多條引線。
[0015]可以是分立器件、集成電路或者片上系統的第一芯片118被置放在管芯焊盤106的頂表面上。例如，第一芯片118可以包含分立器件諸如M0SFET、BJT、SCR，或者p-n結。在其它實例中，第一芯片118包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，第一芯片118包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者第一芯片118可以包含片上系統。接合線諸如多條第一接合線128將第一芯片118連接到該多條引線中的某條引線，諸如第一引線110。另外地，第二芯片120被置放在第一芯片118的頂
表面上。
[0016]類似地，第二芯片120被接合線連接到該多條引線中的某條引線。例如，第二芯片120被多條第二接合線130連接到第二引線112。在一個實例中，第二芯片120可以是分立器件、集成電路或者片上系統。第二芯片120可以包含分立器件諸如M0SFET、BJT、SCR或者p-n結。在其它實例中，第二芯片120包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，第二芯片120包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者第二芯片120可以包含片上系統。
[0017]第三芯片122被置放在襯底100的頂表面上和該多條引線中的某條引線上。在一個實例中，第三芯片122被電耦合到第一引線110。第三芯片122可以是分立器件、集成電路或者片上系統。第三芯片122可以包含分立器件諸如M0SFET、BJT、SCR或者p-n結。在其它實例中，第三芯片122包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，第三芯片122包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者它可以包含片上系統。
[0018]類似地，第四芯片124被置放在襯底100的頂表面上和包括第二引線112的該多條引線中的某條引線上，從而第四芯片124被電耦合到第二引線112。第四芯片124可以是分立器件、集成電路或者片上系統。第四芯片124可以包含分立器件諸如MOSFET、BJT、SCR或者p-n結。在其它實例中，第四芯片124包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，第四芯片124包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者第四芯片124可以包含片上系統。
[0019]在襯底100的頂表面上，部分地在該多條引線上，置放倒裝芯片136。倒裝芯片136在管芯焊盤106、第一芯片118和第二芯片120之上但是并不直接地接觸它們。在某些實施例中，倒裝芯片136可以是分立器件、集成電路或者片上系統。倒裝芯片136可以包含分立器件諸如MOSFET、BJT、SCR或者p-n結。在其它實例中，倒裝芯片136包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，倒裝芯片136包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者倒裝芯片136可以包含片上系統。在一個實施例中，倒裝芯片136被物理地并且被電連接到該多條引線。
[0020]另外地，熱沉138被物理地并且熱連接到倒裝芯片136和襯底100。熱沉138可以被配置為在操作期間將熱遠離倒裝芯片136地傳送。在一個實例中，熱沉138由熱傳導材料諸如銅、銀或者另一種熱傳導材料構成。另外的熱沉可以被熱耦合到熱沉138(未予圖示)。
[0021]此外，模塑料140可以被置放在包圍第一芯片118、第二芯片120、第三芯片122、第四芯片124和倒裝芯片136的空間或者腔中以保護它們。在一個實例中，模塑料140是電絕緣粘結劑諸如聚合物、環氧樹脂或者填充有氧化硅填料的環氧樹脂。
[0022]圖2-17示意用于形成半導體封裝的過程的實施例。圖2-17中的每一幅均包含子圖，包括示意給定過程步驟的頂視圖的子圖a、示意其截面視圖的子圖b和示意其底視圖的子圖C。首先，圖2a、2b和2c示意帶有通過襯底100置放的孔102的襯底100和在襯底100的頂表面中的多個凹陷103。在一個實例中，粘結劑材料可以被添加到多個凹陷103中。在于圖2d中示意的可替代實施例中，該多個凹陷103并不延伸到孔102的邊緣，而在由圖2d示意的實施例中，該多個凹陷103延伸到孔102的邊緣。
[0023]而且，圖3a、3b和3c示意包含管芯焊盤106和包括第一引線110、第二引線112、第三引線114和第四引線116的多條引線的引線框架104。引線框架104是用于可靠地聯結集成電路(IC)芯片或者半導體器件的芯片的傳導支撐件或者框架結構。
[0024]引線框架104如在圖4中描述地聯結到襯底100。首先，圖4a、4b和4c示意引線框架104聯結到襯底100從而該多條引線被置放在襯底100的該多個凹陷103中并且管芯焊盤106被置放在孔102中從而管芯焊盤106的頂表面處于與襯底100的底表面相同的平面中。將引線框架104聯結到襯底100可以通過可能地在將粘結劑施加到襯底100之后拾取并且置放引線框架104而執行。棒保持管芯焊盤。
[0025]接著，第一芯片118和第二芯片120被聯結到集成的引線框架-襯底。圖5a、5b和5c不意第一芯片118,第一芯片的頂表面包含聯結到管芯焊盤106的頂表面的多個第一接觸墊119。將第一芯片118聯結到管芯焊盤106可以使用膠合劑諸如環氧膠合劑、擴散焊料或者管芯貼裝薄膜執行。然后，圖6a、6b和6c示意將第二芯片120聯結到第一芯片118的頂表面，這可以使用膠合劑諸如環氧膠合劑、擴散焊料或者管芯貼裝薄膜執行。在一個實施例中，第二芯片120的頂表面包含多個第二接觸墊121。
[0026]在這之后，如在圖7a、7b和7c中所示意地，第三芯片122被聯結到襯底100的頂表面。包括第一引線110和第三引線114的該多條引線中的某條引線可以被用于將第三芯片122電連接到這些引線。將第三芯片122聯結到襯底100的頂表面和該多條引線可以使用膠合劑諸如環氧膠合劑、擴散焊料或者管芯貼裝薄膜執行。在一個實施例中，第三芯片122具有置放在它的頂表面上的多個第三接觸墊123。
[0027]類似地，圖8a、8b和Sc示意將第四芯片124聯結到襯底100的頂表面和包括第二引線112和第四引線116的該多條引線中的某引線，從而第四芯片124被電耦合到這些引線。所述聯結可以使用膠合劑諸如環氧膠合劑、擴散焊料或者管芯貼裝薄膜執行。而且，第四芯片124具有置放在它的頂表面上的多個第四接觸墊125。
[0028]圖9a、9b和9c示意將多條第一接合線128聯結到第一芯片118上的多個第一接觸墊119、管芯焊盤106和包括第一引線110的該多條引線中的某條引線。聯結該多條第一接合線128可以通過使用焊球-針腳-焊球(BSOB)執行。在執行BSOB時，首先在多個第一接觸墊119之一上形成球焊。接著，在該多條第一接合線128中的第一個的相對端上形成針腳式鍵合，從而將該多條第一接合線128中的該第一個聯結到例如第一引線110和管芯焊盤106。
[0029]類似地，圖10a、10b和IOc示意將多條第二接合線130聯結到第二芯片120上的多個第二接觸墊121和包括第三引線114、第四引線116和第二引線112的該多條引線中的某條引線。可以使用BSOB接合執行聯結。
[0030]在這之后，圖1laUlb和Ilc示意多個第三接合線132將第三芯片122上的多個第三接觸墊123連接到該多條引線中的某條引線和襯底100。聯結該多個第三接合線132也可以使用BSOB接合執行。
[0031]類似地，圖12a、12b和12c示意將多個第四接合線134聯結到第四芯片124上的多個第四接觸墊125、該多條引線中的某條引線和襯底100。所述聯結可以使用BSOB執行。[0032]接著，圖13a、13b和13c示意聯結到襯底100和該多條引線的倒裝芯片136。倒裝芯片136可以與包括第一引線110、第二引線112、第三引線114和第四引線116的該多條引線物理地并且電接觸。倒裝芯片136被聯結到多條第一接合線128之一和多條第二接合線130之一的針腳式鍵合。在一個實施例中，聯結倒裝芯片136可以由拾取倒裝芯片136并且使其倒裝在引線上的針腳式鍵合上的倒裝芯片接合器的操縱臂執行。
[0033]而且，圖14a、14b和14c示意聯結到襯底100和倒裝芯片136的熱沉138。在一個實例中，聯結熱沉138可以使用擴散焊料或者管芯貼裝薄膜執行。可替代地，可以在將倒裝芯片136聯結到襯底100和引線之前將熱沉138聯結到倒裝芯片136。在這之后，熱沉138和倒裝芯片136被聯結到襯底100和該多條引線。在各種實施例中熱沉138可以具有不同的設計類型以便于從所聯結的倒裝芯片136有效率地散熱。
[0034]圖15a、15b和15c示意置放于在倒裝芯片136和管芯焊盤106之間和在熱沉138和襯底100之間的間隙中的模塑料140。在一個實例中，當注射液體環氧樹脂以填充間隙時引入模塑料140，隨后進行可以在大約200°C到大約400°C之間的溫度下執行的固化過程。在另一個實例中，模塑料材料在從大約160°C到大約185°C的溫度下熔化并且流動到成型盒中。在這之后，模塑料材料可以固化以形成模塑料140。
[0035]如在圖16a、16b和16c中所示，半導體封裝被分開或者分離。在一個實施例中，通過鋸切來分離封裝。可替代地，可以使用化學過程將封裝分離處分開的單元。最后，如由圖17a、17b和17c所示意地，多個焊球142被聯結到襯底100的底表面。
[0036]圖18a和18b示意了包含另外的芯片的可替代實施例半導體封裝。除了倒裝芯片136，在圖18a中示意的實施例包括倒裝芯片137。除了以下差別，在圖18a中示意的半導體封裝151類似于在圖1b中示意的半導體封裝150。替代如在圖1b的半導體封裝150中將第二芯片120耦合到第二引線112，在于圖18a中示意的半導體封裝151中，多條第二接合線130將第二芯片120耦合到第三引線111。而且，第五芯片117被置放在第二管芯焊盤107的頂表面上,而第六芯片127被置放在第五芯片117的頂表面上。多條第五接合線131將第五芯片117連接到包括第二引線112的該多條引線中的某條引線，而多條第六接合線129將第六芯片127連接到包括第三引線111的該多條引線中的某條引線。另外地，第二倒裝芯片137被置放在襯底100的頂表面上，部分地在包括第二引線112和第三引線111的該多條引線中的某條引線上。類似倒裝芯片136，第二倒裝芯片137在第二管芯焊盤107、第五芯片117和第六芯片127之上，但是并不直接地接觸它們。
[0037]第五芯片117、第六芯片127和第二倒裝芯片137可以是分立器件、集成電路或者片上系統。例如，第五芯片117、第六芯片127和第二倒裝芯片137可以包含分立器件諸如MOSFET, BJT, SCR或者p-n結。在其它實例中，第五芯片117、第六芯片127和第二倒裝芯片137包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，第五芯片117、第六芯片127和第二倒裝芯片137包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者它們可以包含片上系統。熱沉138被物理地并且熱連接到第二倒裝芯片137。另外地，模塑料140被置放在包圍第五芯片117、第六芯片127和第二倒裝芯片137的空間或者腔中。
[0038]圖18b示意包含另外的芯片的另一個實施例半導體封裝。除了以下差別，在圖18b中示意的半導體封裝153類似于在圖1b中示意的半導體封裝150。為了清楚起見，在圖18b中熱沉138和模塑料140未予圖示，但是存在于半導體封裝153中。替代半導體封裝150中的第三芯片122，第七芯片152和第八芯片154被置放在襯底100上和半導體封裝153中的該多條引線上。多個第五觸點166被置放在第七芯片152的頂表面上，并且多條第七接合線168將第七芯片152連接到該多條引線中的某條引線。類似地，多個第六觸點162被置放在八個芯片154的頂表面上，并且多條第八接合線164將第八芯片154連接到該多條引線中的某條引線。第七芯片152和第八芯片154可以是分立器件、集成電路或者片上系統。例如，第七芯片152和第八芯片154可以包含分立器件諸如MOSFET、BJT、SCR或者p-n結。在其它實例中，第七芯片152和第八芯片154包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，第七芯片152和第八芯片154包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者它們可以包含片上系統。
[0039]另外地，替代半導體封裝150中的第四芯片124，半導體封裝153具有置放在襯底100的頂表面上和該多條引線中的某條引線上的第九芯片156和第十芯片158。第九芯片156具有置放在它的頂表面上的多個第七觸點174，而第十芯片158具有置放在它的頂表面上的多個第八觸點170。多條第九接合線176將第九芯片156的該多個第七觸點174連接到該多條引線中的某條引線，而多條第十接合線172將第十芯片158的該多個第八觸點170連接到該多條引線中的某條引線。第九芯片156和第十芯片158可以是分立器件、集成電路或者片上系統。例如，第九芯片156和第十芯片158可以包含分立器件諸如M0SFET、BJT、SCR或者p-n結。在其它實例中，第九芯片156和第十芯片158包含無源元件諸如電容器、電感器或者電阻器。在進一步的實施例中，第九芯片156和第十芯片158包含可以包含存儲器、邏輯或者專用集成電路的集成電路，或者它們可以包含片上系統。
[0040]本發明的優點包括良好的電氣性能和熱冷卻性能。另外地，實施例使得能夠在單一封裝中實現良好的器件功能性。
[0041]雖然已經參考示意性實施例描述了本發明，但是并非旨在以限制性的意義理解該描述。在參考該描述時，本領域技術人員將會清楚示意性實施例的各種修改和組合以及本發明的其它實施例。因此所附權利要求旨在涵蓋任何的這種修改或者實施例。
【權利要求】
1.一種半導體器件,包括: 具有第一表面和與所述第一表面相對的第二表面的襯底，其中所述襯底具有第一孔； 多條引線，置放在所述襯底的所述第一表面之上； 管芯焊盤，置放在所述第一孔中；和 置放在所述管芯焊盤和所述多條引線之上的封裝劑。
2.根據權利要求1所述的半導體器件，進一步包括置放在所述襯底的所述第二表面處的多個焊球。
3.根據權利要求1所述的半導體器件，進一步包括置放在所述管芯焊盤之上的第一芯片，其中所述第一芯片被電耦合到所述多條引線中的第一引線。
4.根據權利要求3所述的半導體器件，進一步包括置放在所述襯底的所述第一表面之上的第二芯片，其中所述第二芯片被電耦合到所述多條引線中的第二引線。
5.根據權利要求4所述的半導體器件，進一步包括置放在所述第一芯片之上的第三芯片，其中所述第三芯片被電耦合到所述多條引線中的第三引線。
6.根據權利要求5所述的半導體器件，進一步包括: 置放在所述襯底的所述第一表面之上的第四芯片，其中所述第四芯片被電耦合到所述多條引線中的第四引線；和 置放在所述襯底的所述第一表面之上和所述多條引線之上的第五芯片，其中所述第五芯片被電耦合到所述多條引線中的第五引線。
7.根據權利要求3所述的半導體器件，進一步包括: 置放在所述襯底的所述第一表面之上和所述多條引線之上的第二芯片，其中所述第二芯片被電耦合到所述多條引線中的第二引線；和 用于保持所述第二芯片的芯片支撐件，所述芯片支撐件置放在所述第二芯片之上，其中所述芯片支撐件被耦合到所述襯底的所述第一表面。
8.根據權利要求7所述的半導體器件，其中所述芯片支撐件包括導體。
9.根據權利要求7所述的半導體器件，其中所述第二芯片具有包括接觸墊的主表面，其中所述接觸墊被耦合到所述多條引線中的所述第二引線并且其中所述第一芯片具有主表面，其中所述第一芯片的所述主表面面對所述襯底的所述主表面。
10.根據權利要求7所述的半導體器件，進一步包括置放在所述襯底的所述第一表面上的第三芯片，其中所述第三芯片被電耦合到所述多條引線中的第三引線。
11.一種半導體器件，包括: 具有第一表面和與所述第一表面相對的第二表面的第一芯片支撐件，其中所述第一芯片支撐件具有第一孔； 聯結到所述第一芯片支撐件并且置放在所述第一芯片支撐件的所述第一孔中的第二芯片支撐件； 置放在所述第一芯片支撐件的所述第一表面上的多條引線；和 聯結到所述第一芯片支撐件的所述第一表面的第三芯片支撐件。
12.根據權利要求11所述的半導體器件，進一步包括置放在所述第一芯片支撐件的所述第一表面之上和所述多條引線之上的第一芯片。
13.根據權利要求11所述的半導體器件，其中所述第一芯片支撐件包括陶瓷襯底，其中所述第二芯片支撐件包括引線框架的管芯焊盤，并且其中所述第三芯片支撐件包括傳導熱沉。
14.根據權利要求11所述的半導體器件，進一步包括置放在所述第二芯片支撐件和所述多條引線之上的封裝劑。
15.根據權利要求14所述的半導體器件，進一步包括置放在所述第一芯片支撐件的所述第二表面處的多個焊球。
16.根據權利要求11所述的半導體器件，進一步包括: 置放在所述第二芯片支撐件之上的第一芯片；和 置放在所述第一芯片支撐件的所述第一表面之上的第二芯片。
17.根據權利要求16所述的半導體器件，進一步包括: 置放在所述第一芯片之上的第三芯片；和 置放在所述第一芯片支撐件的所述第一表面之上的第四芯片。
18.—種制造半導體器件的方法，所述方法包括: 提供帶有聯結的管芯焊盤和多條引線的襯底，其中所述襯底具有第一表面、與所述第一表面相對的第二表面和孔，其中所述管芯焊盤置放在所述襯底的所述孔中并且其中所述多條引線聯結到所述襯底的所述第一表面； 將第一芯片聯結到所述襯底的所述第一表面和所述多條引線中的第一引線；和 封裝所述管芯焊盤、所述多條引線和所述第一芯片。
19.根據權利要求18所述的方法，其中提供所述襯底包括: 在所述襯底中的所述孔內聯結所述管芯焊盤；和 將所述多條引線聯結到所述襯底的所述第一表面。
20.根據權利要求18所述的方法，進一步包括將焊球聯結到所述襯底的所述第二表面。
21.根據權利要求18所述的方法，進一步包括: 將第二芯片聯結到所述管芯焊盤；和 將所述第二芯片電耦合到所述多條弓丨線中的第二引線。
22.根據權利要求21所述的方法，進一步包括: 將第三芯片聯結到所述襯底的所述第一表面；和 將所述第三芯片電耦合到所述多條引線中的第三引線。
23.根據權利要求22所述的方法，進一步包括: 將第四芯片聯結到所述第二芯片；和 將第五芯片聯結到所述襯底的所述第一表面。
24.根據權利要求18所述的方法，進一步包括將熱沉結構聯結到所述襯底的所述第一表面。
25.根據權利要求24所述的方法，進一步包括: 將第二芯片聯結到所述管芯焊盤；和 將第三芯片聯結到所述熱沉結構。
【文檔編號】H01L21/60GK103915405SQ201410002198
【公開日】2014年7月9日 申請日期:2014年1月3日 優先權日:2013年1月3日
【發明者】T.J.D.索勒 申請人:英飛凌科技股份有限公司