專利名稱：一種雙極型集成電路制作過程中的厚鋁刻蝕方法
技術領域：
本發明涉及一種雙極型集成電路制作過程中的厚鋁刻蝕方法。
背景技術：
在目前的半導體制作業中，鋁是最普遍的互連金屬材料。為了減少鋁的電遷徙和形成小丘等問題，鋁銅、鋁硅銅合金材料越來越多地被應用于半導體制作工藝，但是其主要介質還是鋁，銅和硅只作為少量的慘雜。在傳統的金屬化過程中，鋁或者鋁合金材料被覆蓋在介質層上，然后通過光刻和干刻形成金屬連線。對傳統的金屬化過程來講，金屬刻蝕是一個重要的技術環節，刻蝕效果的優劣直接影響到整個集成電路的性能、質量。鋁是淀積在硅片上的最厚的薄膜之一。例如，具有焊接區的金屬層，其厚度能超過2.0 μ m。在FAB生產實踐中發現，金屬介質厚度越厚，對刻蝕工藝的難度要求也越高，尤其是金屬介質厚度超過 2. 0 μ m的情況下越發明顯。排除設備方面因素，就工藝方面來講，金屬介質越厚所需刻蝕時間也越長，干法刻蝕的負載效應和鄰近效應等弊端所引起的不良效果反應也隨之加劇。傳統的鋁刻蝕步驟可以分為1、去除自然氧化層的預刻蝕；2、刻蝕ARC層；3、刻蝕鋁的主刻蝕(Main Kch);4、去除殘留物的過刻蝕(Over Etch) ；5、阻擋層的刻蝕；6、為防止侵蝕殘留物的選擇性去除；7、去除光刻膠。其中主刻蝕步驟為核心技術環節，其速率、均勻性、選擇比、刻蝕剖面等參數最大程度地影響到整個刻蝕效果，所以獲得一個理想的主刻蝕步驟是至關重要的。傳統的主刻蝕步驟是利用等離子刻蝕機，設置一步(包括RF、DC bias、氣體流量、 刻蝕腔體壓力和刻蝕時間等參數)刻蝕步驟并通過終點檢測的方法來實現整個主刻蝕步驟過程，然后再設置一步過刻蝕步驟來去除殘留物和彌補部分區域的刻蝕差異。這種刻蝕方法把大部分刻蝕壓力都集中到了主刻蝕步驟，也自然提高了對主刻蝕步驟工藝的要求， 變得非常依賴于他。在實際FAB生產過程中發現，在鋁膜厚度較厚的情況下，尤其是大于 2. 0 μ m的情況下，尋求一步理想的主刻蝕步驟工藝設置是異常困難的，通常會顧此失彼，為得到理想的刻蝕速率，卻得不到高的選擇比；為得到高的選擇比卻又不能得到良好的刻蝕均勻性。為了減少對下層介質損傷通常也會采取干法刻蝕與濕法腐蝕結合的方法，即用干法去除大部分厚度的鋁層，再用濕法腐凈剩余鋁層。雖然這種方法可以保證下層介質的損失量，但是它也存在一些不足比如濕法腐蝕各向同性會使鋁條變細；工藝步驟繁瑣，且容易誘發侵蝕，后腐蝕等異常，影響生產。

發明內容
本發明的目的在于提供一種雙極型集成電路制作過程中的厚鋁刻蝕方法，此方法可降低對單步主刻蝕工藝設置的要求和依賴性，有效地減輕干法刻蝕負載效應等弊端帶來的負面影響，從而獲得更好的刻蝕效果。本發明的技術方案在于一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于按以下步驟進行1)預刻蝕，以去除金屬層表面氧化物及ARC層；2)刻蝕1/2 2/3厚度的鋁介質層；3)刻蝕剩余1/3 1/2厚度的鋁介質層，并去除殘留物層。所述步驟2)中對鋁介質層的平均刻蝕速率為70(Γ1000 Λ/min，刻蝕均勻性為Γ5%, Al/Si02選擇比為8. 0 10· 0。所述步驟2)中刻蝕腔體壓力為2(T50mTorr，射頻最大為2000W，直流電壓為 180 220V，BC13 的流量為 8(T90SCCM，Cl2 的流量為 20 40SCCM，CHF3 的流量為 1(T20SCCM，刻蝕時間為15 25min。所述步驟3)中對鋁介質層的平均刻蝕速率為120(Tl500 A /min,刻蝕均勻性為 5. 5 8. 0%, AVSiO2 選擇比為 15 20。所述步驟3)中刻蝕腔體壓力為2(T50mTorr，射頻最大為2000W，直流電壓為 180 220V，BCl3 的流量為 90 110SCCM，Cl2 的流量為 40 60SCCM，CHF3 的流量為 1(T20SCCM， 刻蝕時間為不超過25min。所述步驟2)中形成的刻蝕剖面的最大斜度α為87、9°，所述步驟3)中形成的刻蝕剖面的最大斜度β為84、7°。所述步驟1)中刻蝕腔體壓力為2(T50mTorr，射頻最大為2000W，直流電壓為 250 270V，BCl3的流量為80 110SCCM，Cl2的流量為10 20SCCM，CHF3的流量為10 20SCCM， 刻蝕時間為不超過2 5min。所述步驟1)進行前，先在鋁介質層表面淀積一層2. (Γ3. 5 μ m純鋁或者鋁硅銅合金，并在其上光刻形成所需圖形作為刻蝕掩護。刻蝕結束后，去除光刻膠，形成金屬連線結構。本發明的優點在于本發明與傳統的刻蝕方法最大的區別在于，傳統的鋁刻蝕是利用主刻蝕步驟以單步刻蝕的方式完成絕大部分鋁層的刻蝕，再用一步過刻蝕步驟去除殘留物和彌補部分區域的刻蝕差異的過程，而本發明是利用兩步特殊要求的工藝步驟，階段性地完成鋁層的刻蝕并去除刻蝕殘留物的過程，它不存在嚴格意義上的主刻蝕和過刻蝕步驟的區分。在雙極型集成電路制作中厚鋁刻蝕的工藝范疇內，本發明的優越性尤其顯著，本發明的核心理論思想可以被更廣泛地應用于其他介質層的刻蝕技術領域，例如厚的二氧化硅、氮化硅等介質的刻蝕。


圖1為本發明完成金屬化前道工藝的結構示意圖。圖2為本發明完成光刻形成刻蝕掩護的結構示意圖。圖3為本發明完成預刻蝕步驟的結構示意圖。圖4為本發明完成步驟2)后的結構示意圖。圖5為本發明完成步驟3)后的結構示意圖。圖6為本發明步驟2)和步驟3)形成的刻蝕剖面的最大斜度對比示意圖。圖7為本發明最終形成的結構示意圖。圖中標號所示I、襯底介質II、鋁介質層III、鋁硅銅合金層。
具體實施例方式如圖1及圖2所示，先在鋁介質層表面淀積一層2. (Γ3. 5μπι純鋁或者鋁硅銅合金，如圖所示III層，并在其上光刻形成所需圖形作為刻蝕掩護。刻前堅膜(Hard Bake)，其意義在于減少光刻膠內液體溶劑含量，增強光刻膠與金屬介質層的粘附性，有利于干刻獲得更理想的刻蝕效果。如圖3所示，接著進行鋁介質層，如圖所示II層，的刻蝕，1)、預刻蝕，以去除金屬層表面氧化物及ARC層，此步驟主要利用B離子物理轟擊作用，去除生長在金屬表層的氧化層以及ARC層，避免金屬刻蝕受阻，所述步驟1)中刻蝕腔體壓力為2(T50mTorr，射頻最大為 2000W，直流電壓為 250 270V，BCl3 的流量為 8(TllOSCCM，Cl2 的流量為 1(T20SCCM，CHF3 的流量為1(T20SCCM，刻蝕時間為不超過2 5min。如圖4所示，2)、刻蝕1/2 2/3厚度的鋁介質層，所述步驟2)中對鋁介質層的平均刻蝕速率為70(Tl000l/min，刻蝕均勻性為廣5%，Al/Si02選擇比為8. (TlO. 0，所述步驟 2)中刻蝕腔體壓力為2(T50mTorr，射頻最大為2000W，直流電壓為18(T220V，BCl3的流量為 80 90SCCM，Cl2的流量為20 40SCCM，CHF3的流量為1(T20SCCM，刻蝕時間為15 25min。如圖5所示，3)、刻蝕剩余1/3 1/2厚度的鋁介質層，并去除殘留物層，所述步驟3) 中對鋁介質層的平均刻蝕速率為120(Γ 500Α/π η，刻蝕均勻性為5. 5^8. 0%，Al/Si02選擇比為15 20，所述步驟3)中刻蝕腔體壓力為2(T50mTorr，射頻最大為2000W，直流電壓為 180 220V，BCl3 的流量為 90 110SCCM，Cl2 的流量為 40 60SCCM，CHF3 的流量為 1(T20SCCM， 刻蝕時間為不超過25min。設置一步帶有終點檢測的刻蝕步驟，采取手動終止刻蝕程序的方式快速地完成第二步刻蝕所剩余1/3到1/2厚度的金屬介質層以及刻蝕殘留物的去除的過程，并確保此過程中的過刻蝕對金屬層下襯底過刻損傷達到工藝要求
所述步驟2)中形成的刻蝕剖面的最大斜度α為87、9°，所述步驟3)中形成的刻蝕剖面的最大斜度β為84 87°。步驟2)中參數設置相對第一步提高了 Cl2和BCl3氣體流量，在鋁的刻蝕中，化學反應主導著刻蝕的進行，因此提高Cl2流量就增加了氯化物的含量，也就能加快鋁的刻蝕速率；加入少量的硅和銅在鋁中為常見的鋁合金材料，因此硅和銅的去除也成為鋁刻蝕所需考慮的因素。如果兩者未能去除，會帶來Micromasking現象，即微屏蔽現象，對于硅的刻蝕可直接于氯化物氣體電漿中完成，而SiCl4揮發性很好，因此不會帶來很大麻煩。然而銅的去除比較困難，因為CuCl2蒸氣壓很低，不易揮發，所以需要高能量的離子撞擊來去除銅原子，B離子則是物理作用的主攻手，提高BCl3流量主要目的也是為此。伴隨著氣體流量的變化，刻蝕形貌也會受其影響，可以通過微調刻蝕壓力等來實現控制。步驟2)與步驟3)相對比步驟2)的刻蝕均勻性更好，步驟3)的速率更快且選擇比更理想。所獲得的鋁刻蝕剖面斜度差不超過10°，數學方式表示為刻蝕剖面斜度差 Δ = Ζ α-Ζ β，Δ彡10°，如圖6所示，因此對后道介質層的覆蓋影響甚小。如圖7所示，刻蝕結束后，利用等離子去膠機去除光刻膠，最終完成金屬介質刻蝕的整個過程，形成金屬連線結構。在實際FAB生產過程中，因受各種客觀因素影響，往往不能保證每批硅片刻蝕后都能及時去除光刻膠，這可能帶來金屬層被侵蝕等問題，所以在去除光刻膠步驟前通常會增加一些步驟用來有效控制金屬層被侵蝕。例如在芯片移出腔體之前，以氟化物(CF4、CHF3等)電漿作表面處理，將殘留的Cl置換為F，形成AlF3,在鋁表面形成一層聚合物，以隔離Al與Cl的接觸；或者在芯片移出腔體后施以大量的去離子水沖洗等，因其對本發明無直接性影響，所以不作詳細論述。本發明與傳統的刻蝕方法最大的區別在于，傳統的鋁刻蝕是利用主刻蝕步驟以單步刻蝕的方式完成絕大部分鋁層的刻蝕，再用一步過刻蝕步驟去除殘留物和彌補部分區域的刻蝕差異的過程，而本發明是利用兩步特殊要求的工藝步驟，階段性地完成鋁層的刻蝕并去除刻蝕殘留物的過程，它不存在嚴格意義上的主刻蝕和過刻蝕步驟的區分，在雙極型集成電路制作中厚鋁刻蝕的工藝范疇內，本發明的優越性尤其顯著，其實本發明的核心理論思想可以被更廣泛地應用于其他介質層的刻蝕技術領域，例如厚的二氧化硅、氮化硅等介質的刻蝕。以上所述僅為本發明的較佳實施例，凡依本發明申請專利范圍所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。
權利要求
1.一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于按以下步驟進行1)預刻蝕，以去除金屬層表面氧化物及ARC層；2)刻蝕1/2 2/3厚度的鋁介質層；3)刻蝕剩余1/3 1/2厚度的鋁介質層，并去除殘留物層。
2.根據權利要求1所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于所述步驟2)中對鋁介質層的平均刻蝕速率為700~1000 A /min，刻蝕均勻性為廣5%，AVSiO2選擇比為8. 0 10. 0。
3.根據權利要求1或2所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于所述步驟2)中刻蝕腔體壓力為20~50mTorr，射頻最大為2000W，直流電壓為 180 220V，BC13 的流量為 80~90SCCM，Cl2 的流量為 20 40SCCM，CHF3 的流量為 100~20SCCM，刻蝕時間為15 25min。
4.根據權利要求1所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于所述步驟3)中對鋁介質層的平均刻蝕速率為1200~1500 i/min，刻蝕均勻性為 5. 5 8. 0%, AVSiO2 選擇比為 15 20。
5.根據權利要求1或4所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于所述步驟3)中刻蝕腔體壓力為20~50mTorr，射頻最大為2000W，直流電壓為 180 220V，BCl3 的流量為 90 110SCCM，Cl2 的流量為 40 60SCCM，CHF3 的流量為 10~20SCCM， 刻蝕時間為不超過25min。
6.根據權利要求3或5所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于所述步驟2)中形成的刻蝕剖面的最大斜度α為87、9°，所述步驟3)中形成的刻蝕剖面的最大斜度β為84、7°。
7.根據權利要求1所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于所述步驟1)中刻蝕腔體壓力為20~50mTorr，射頻最大為2000W，直流電壓為250~270V， BCl3的流量為80~llOSCCM，Cl2的流量為10~20SCCM，CHF3的流量為10~20SCCM，刻蝕時間為不超過2 5min。
8.根據權利要求1所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于所述步驟1)進行前，先在鋁介質層表面淀積一層2. 0~3. 5 μ m純鋁或者鋁硅銅合金，并在其上光刻形成所需圖形作為刻蝕掩護。
9.根據權利要求8所述的一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于刻蝕結束后，去除光刻膠，形成金屬連線結構。
全文摘要
本發明涉及一種雙極型集成電路制作過程中的厚鋁刻蝕方法，其特征在于按以下步驟進行1)預刻蝕，以去除金屬層表面氧化物及ARC層；2)刻蝕1/2~2/3厚度的鋁介質層；3)刻蝕剩余1/3~1/2厚度的鋁介質層，并去除殘留物層，此方法可降低對單步主刻蝕工藝設置的要求和依賴性，有效地減輕干法刻蝕負載效應等弊端帶來的負面影響，從而獲得更好的刻蝕效果。
文檔編號H01L21/768GK102154650SQ20111003163
公開日2011年8月17日 申請日期2011年1月30日 優先權日2011年1月30日
發明者吳昌貴, 夏輝, 林善彪, 林立桂, 梅海軍, 熊愛華 申請人:福建福順微電子有限公司