專利名稱:一種新型溝槽mosfet單元的制作方法
【專利摘要】本實用新型提供了一種新型溝槽MOSFET單元，其中，一種新型溝槽MOSFET單元，其包括離子摻雜區。采用上述方案，本實用新型通過在溝槽刻蝕之后生長犧牲氧化層之前通過補充注入與外延同型離子，包括N+外延補注砷或者磷/P-外延補注硼或者硼氟化合物，以增加外延層的離子濃度，降低外延層的電阻，即降低漏極-源極之間的電阻達到降低導通電阻的效果。
【專利說明】—種新型溝槽MOSFET單元

【技術領域】
[0001]本實用新型涉一種新型溝槽MOSFET單元。

【背景技術】
[0002]普通溝槽MOSFET的溝槽工藝是在溝槽刻蝕之后就直接生長一層犧牲氧化層，減少柵氧的缺陷。
[0003]普通的溝槽MOSFET溝槽工藝方法如圖1A和圖1B所示:
[0004]一、在保護環工藝后先淀積一層介質氧化層做阻擋層；
[0005]二、再在氧化層上涂膠，利用溝槽掩膜版曝光顯影；
[0006]三、待打開刻蝕區后利用氧化硅和硅的刻蝕率不同做異向刻蝕；
[0007]四、待溝槽刻蝕完成后，去掉表面的涂膠和阻擋層；
[0008]五、通過氧化工藝生產一層氧化層(犧牲氧化)，再酸洗消除溝槽缺陷；
[0009]六、氧化形成柵氧。
[0010]溝槽MOSFET的源-漏導通電阻由以下五部分組成，如圖2A和圖2B所示:
[0011]Rs:源極電阻；
[0012]Rch:源-漏通道電阻；
[0013]Rac:通道channel與外延接觸面聚集電荷產生的電阻；
[0014]Rep1:外延層的電阻；是導通電阻的組成的最大部分；
[0015]Rsub:基底硅片的電阻；
[0016]可總結為:RDS(ON) =Rs+Rch+Rac+Repi+Rsub
[0017]因此，現有技術存在缺陷，需要改進。
實用新型內容
[0018]本實用新型所要解決的技術問題是提供一種新型溝槽MOSFET單元。
[0019]本實用新型的技術方案如下:一種新型溝槽MOSFET單元，包括MOSFET襯底及其上形成的外延層，形成在該外延層內的溝槽及被溝槽分割的輕摻雜區，在溝槽的內表面形成有第一介質層，在溝槽內的第一介質層上形成有導電的填充層，在輕摻雜區內形成有重摻雜區，該溝槽MOSFET還包括外圍金屬層，柵極金屬層，源極金屬層和漏極金屬層、離子摻雜區。
[0020]所述溝槽MOSFET單元，優選方案，所述離子摻雜區中的離子根據外延層設置。
[0021]所述溝槽MOSFET單元，優選方案，所述離子摻雜區設置在刻蝕完成的溝槽上。
[0022]所述溝槽MOSFET單元，優選方案，所述離子摻雜區上設置氧化層。
[0023]所述溝槽MOSFET單元，優選方案，所述離子摻雜區中的離子比例根據目標導通電阻設置。
[0024]所述溝槽MOSFET單元，優選方案，在所述離子摻雜區上設置氧化層。
[0025]所述溝槽MOSFET單元，優選方案在MOSFET單元內設置MOSFET驅動電路，MOSFET驅動電路它包括輸出電路、輸入電路、第一光稱和驅動電路；輸入電路與第一光稱連接，第一光耦與驅動電路連接；輸入電路由第三電阻、第四電阻和第五電阻組成，第三電阻和第四電阻串聯后與第五電阻并聯，第三電阻的另一端與信號輸入端連接，第四電阻的另一端與控制地連接；第一光耦的第二引腳與第三電阻和第四電阻的串聯點相連接，第一光耦的第三引腳、第三引腳、第四引腳均分別接控制地。
[0026]采用上述方案，本實用新型通過在溝槽刻蝕之后生長犧牲氧化層之前通過補充注入與外延同型離子，包括N+外延補注砷或者磷/P-外延補注硼或者硼氟化合物，以增加外延層的離子濃度，降低外延層的電阻，即降低漏極-源極之間的電阻達到降低導通電阻的效果。

【附圖說明】

[0027]圖1A、圖1B分別為現有技術的溝槽MOSFET的結構示意圖；
[0028]圖2A、圖2B分別為現有技術的溝槽MOSFET的源-漏導通電阻構成示意圖；
[0029]圖3為本實用新型的一個實施例的示意圖；
[0030]圖4為本實用新型的又一個實施例的示意圖。

【具體實施方式】
[0031]為了便于理解本實用新型，下面結合附圖和具體實施例，對本實用新型進行更詳細的說明。本說明書及其附圖中給出了本實用新型的較佳的實施例，但是，本實用新型可以以許多不同的形式來實現，并不限于本說明書所描述的實施例。相反地，提供這些實施例的目的是使對本實用新型的公開內容的理解更加透徹全面。
[0032]需要說明的是，當某一元件固定于另一個元件，包括將該元件直接固定于該另一個元件,或者將該元件通過至少一個居中的其它元件固定于該另一個元件。當一個元件連接另一個元件，包括將該元件直接連接到該另一個元件，或者將該元件通過至少一個居中的其它元件連接到該另一個元件。
[0033]本實用新型的一個實施例是，一種新型溝槽MOSFET單元，其包括離子摻雜區。例如，如圖3所示，一種新型溝槽MOSFET單元，其包括阻擋層101、溝槽102、外延103、基底104、漏極105、源極106以及N+外延103A，其中，N+外延103A具有離子摻雜區；例如，其中的離子摻雜區包括砷或者磷，例如包括砷離子或者磷離子；又如，如圖4所示，一種新型溝槽MOSFET單元，其包括阻擋層101、溝槽102、外延103、基底104、漏極105、源極106以及P-外延103B，其中，P-外延103B具有離子摻雜區；例如，其中的離子摻雜區包括硼或者硼氟化合物。
[0034]優選的，所述離子摻雜區中的離子根據外延層設置。例如，在溝槽刻蝕完畢之后，植入與外延同型離子，例如，N+外延補注砷，或者磷；又如P-外延補注硼或者硼氟化合物。優選的，所述離子摻雜區設置在刻蝕完成的溝槽上。優選的，所述離子摻雜區上設置氧化層。優選的，所述離子摻雜區中的離子比例根據目標導通電阻設置。由于RDS (ON)=Rs+Rch +Rac+Repi+Rsub,這樣,通過增加溝槽底部外延層的離子濃度,進而降低外延層的電阻(Itepi)，即降低漏極-源極之間的電阻，從而達到降低導通電阻的效果。
[0035]又如，一種新型溝槽MOSFET單元的制備方法，其包括以下步驟:溝槽刻蝕完成后，植入離子；或者稱為注入離子。優選的，根據外延層設置所述離子摻雜區中的離子。優選的，植入離子類型與外延相同。優選的，在所述離子摻雜區上設置氧化層。優選的，根據目標導通電阻設置所述離子摻雜區中的離子比例。
[0036]這樣。通過在溝槽刻蝕完畢之后，植入與外延同型離子，N+外延補注砷或者磷，P-外延補注硼或者硼氟化合物，來增加溝槽底部外延層的離子濃度，進而降低外延層的電阻(Repi)，即降低漏極-源極之間的電阻達到降低導通電阻的效果。
[0037]例如，一種新型溝槽MOSFET單元的制備方法，其包括以下步驟:一、在保護環工藝后先淀積一層介質氧化層做阻擋層；二、再在氧化層上涂膠，利用溝槽掩膜版曝光顯影；三、待打開刻蝕區后利用氧化硅和硅的刻蝕率不同做異向刻蝕；四、待溝槽刻蝕完成后，植入與外延同型離子；優選的，刻蝕相互連通的溝槽，又如，至少部分溝槽相互平行。優選的，在植入與外延同型離子之前，還額外進行若干微刻蝕；五、去掉表面的涂膠和阻擋層；六、通過氧化工藝生產一層氧化層(犧牲氧化)，再酸洗消除溝槽缺陷；七、氧化形成柵氧。
[0038]一種新型溝槽MOSFET單元，包括MOSFET襯底及其上形成的外延層，形成在該外延層內的溝槽及被溝槽分割的輕摻雜區，在溝槽的內表面形成有第一介質層，在溝槽內的第一介質層上形成有導電的填充層，在輕摻雜區內形成有重摻雜區，該溝槽MOSFET還包括外圍金屬層，柵極金屬層，源極金屬層和漏極金屬層、離子摻雜區。
[0039]所述溝槽MOSFET單元，優選方案，所述離子摻雜區中的離子根據外延層設置。
[0040]所述溝槽MOSFET單元，優選方案，所述離子摻雜區設置在刻蝕完成的溝槽上。
[0041]所述溝槽MOSFET單元，優選方案，所述離子摻雜區上設置氧化層。
[0042]所述溝槽MOSFET單元，優選方案，所述離子摻雜區中的離子比例根據目標導通電阻設置。
[0043]所述溝槽MOSFET單元，優選方案，在所述離子摻雜區上設置氧化層。
[0044]所述溝槽MOSFET單元，優選方案在MOSFET單元內設置MOSFET驅動電路，MOSFET驅動電路它包括輸出電路、輸入電路、第一光稱和驅動電路；輸入電路與第一光稱連接，第一光耦與驅動電路連接；輸入電路由第三電阻、第四電阻和第五電阻組成，第三電阻和第四電阻串聯后與第五電阻并聯，第三電阻的另一端與信號輸入端連接，第四電阻的另一端與控制地連接；第一光耦的第二引腳與第三電阻和第四電阻的串聯點相連接，第一光耦的第三引腳、第三引腳、第四引腳均分別接控制地。
[0045]采用上述方案，本實用新型通過在溝槽刻蝕之后生長犧牲氧化層之前通過補充注入與外延同型離子，包括N+外延補注砷或者磷/P-外延補注硼或者硼氟化合物，以增加外延層的離子濃度，降低外延層的電阻，即降低漏極-源極之間的電阻達到降低導通電阻的效果。
[0046]需要說明的是，現有技術一般都會選擇外延拉偏來驗證適合EPI，時間和成本較高；而本實用新型各實施例在現有的EPI條件下，通過溝槽加注同型離子，可以達到微調導通電阻的效果，可以通過調節微調外延濃度減小導通電阻，節約時間和成本；另外，工藝也無難度，比較容易實現，這種技術不說想不到，一說就很有好處，并且容易實現，成本較低。優選的，所述微刻蝕，包括在溝槽底部或者壁部刻蝕微型溝槽。
[0047]這樣，增加溝槽離子植入，且植入離子類型與外延相同，還通過調節微調外延濃度減小導通電阻，源-漏極擊穿電壓BVDSS會稍微減小；并且，僅在溝槽刻蝕后增加一步離子植入，操作簡單。
[0048]本實用新型的一個實施例是，一種新型溝槽MOSFET單元的制備方法，其中，所述植入離子，包括以下步驟:在外延層注入離子。采用實用新型及其各實施例，可以通過注入不同能量劑量的N型或P型離子改變外延的單一特性，在表面形成一層重摻雜低電阻的外延，優化了器件的電性能，還可以在一片外延上做出幾種不同的電阻率，用一片晶圓做多目標片能收集更多數據并節約成本。又如，在外延層注入離子時，分方向注入離子，包括相同或相異離子，又如，采用材料模板分方向注入離子；優選的，使用相異能量劑量，分方向注入相同或相異離子。
[0049]本實用新型的又一個實施例是，一種新型溝槽MOSFET單元，其采用上述任一制備方法獲得。例如，一種新型溝槽MOSFET單元，其外延層具有摻雜離子。又如，一種新型溝槽MOSFET單元，其外延層采用注入方式設置摻雜離子。優選的，在外延層注入N型離子，或者，N型外延層注入B型離子，或者，N型外延層注入P型離子；優選的，外延層注入設置相異能量劑量的N型離子、P型離子或B型離子。例如，外延層注入設置相異能量劑量的相異離子；又如，各外延層注入設置相異能量劑量的相異離子。優選的，將外延層由內而外分為若干區域，每一區域注入設置相同或相異能量劑量的相同或相異離子。又如，一種新型溝槽MOSFET單元，其采用各技術方案或者各實施例所述加工方法制備。優選的，每一溝槽注入相同或相異能量劑量的相同或相異離子，這樣，可以制備特別有研究意義的溝槽MOSFET單元，優選的，還可以在同一溝槽MOSFET單元上實現N型外延層與P型外延層。
[0050]優選的，在外延層注入N型離子；或者，在外延層注入P型離子。優選的，在N型外延層注入P型離子；優選的，在表面形成重摻雜低電阻的外延。優選的，在N型外延層注入B型離子；優選的，在表面形成淺摻雜大電阻的外延。優選的，注入超過預設劑量的B型離子，形成P型外延層。又如，預設劑量根據外延層的規格設置。
[0051]采用本實用新型各實施例所述加工方法，可以一次加工多個溝槽MOSFET單元，也可一次加工單個溝槽MOSFET單元。優選的，在各溝槽MOSFET單元的外延層注入相異離子。優選的，在外延層注入相異能量劑量的離子。例如，在外延層注入相異能量劑量的N型離子、P型離子或B型離子。
[0052]例如，在外延層注入相異能量劑量的相異離子；又如，在各溝槽MOSFET單元的外延層注入相異能量劑量的相異離子。
[0053]優選的，將外延層由內而外分為若干區域，每一區域注入相同或相異能量劑量的相同或相異離子。例如，將外延層由內而外分為若干區域，每一區域注入相異能量劑量的相同離子，其中，內部區域的能量劑量大于外部區域的能量劑量；或者，外部區域的能量劑量大于內部區域的能量劑量。又如，將外延層由內而外分為若干區域，每一區域注入相同能量劑量的相異離子。又如，將外延層由內而外分為面積相等的若干區域。這樣，適應市場需求，實現非常靈活，尤其適合小批量測試使用。優選的，將外延層由內而外分為面積相等的若干區域，每一區域注入相同或相異能量劑量的相同或相異離子。
[0054]例如，將外延層分為若干區域，每一區域注入相同或相異能量劑量的相同或相異離子。又如，將外延層等分為若干區域，每一區域注入相同或相異能量劑量的相同離子，或者，將外延層等分為若干區域，每一區域注入相同或相異能量劑量的相異離子。又如，將外延層等分為若干區域，每一區域注入相同能量劑量的相同離子，或者，將外延層等分為若干區域，每一區域注入相同能量劑量的相異離子。又如，將外延層等分為若干區域，每一區域注入相異能量劑量的相同離子，或者，將外延層等分為若干區域，每一區域注入相異能量劑量的相異離子。
[0055]例如，將外延層等分為四個區域，在同一外延層注入四種相同或相異能量劑量的相同或相異離子，形成四個相異外延層。又如，將外延層分為若干區域，最內層區域為圓形或橢圓形，其外套設若干圈，即環形區域，包括圓環形區域或橢環形區域，從最內層區域到各環形區域，每一區域注入相同或相異能量劑量的相同或相異離子。又如，內部區域的能量劑量大于外部區域的能量劑量，并且，根據區域的面積差異設置其能量劑量的差值。優選的，每一區域的面積與其能量劑量的積為一特定數值，各區域的該特定數值相等設置；優選的，采用材料模板分區域同時向各區域注入相同能量劑量的相同或相異離子，優選為相同離子，這樣，可以實現每一區域制得不同規格外延層，可以做出不同電性參數的器件。例如，各區域分別注入相同或相異能量劑量的N型離子、P型離子或B型離子。又如，對一個N型的外延分為兩個區域，在N型的外延的第一區域上注入P離子使之形成重摻雜，減小電阻率，在第二區域上注入B離子，使之增大電阻率，形成淺摻雜；這樣，一片外延可以做出幾種特性和電阻率的外延，制得多個目標片，節約成本。又一個例子是，將一個N型的外延分為三個面積相等的區域，其中，第一區域上注入第一能量劑量的N型離子、第二區域上注入第二能量劑量的P型離子、第三區域上注入第三能量劑量的B型離子；又如，將一個N型的外延分為四個區域，其中，第一區域上注入第一能量劑量的N型離子，第二區域上注入第二能量劑量的P型離子，第三區域上注入第三能量劑量的B型離子，第四區域上注入第四能量劑量的B型離子。以此類推。又如，各區域分別注入相同能量劑量的相同離子，并且，每一區域的面積與其能量劑量的積為一特定數值，各區域的該特定數值相等設置。
[0056]例如，在規格為0.63ohm-cm/7.3Mm的N型外延上，注入B/120Kev/3.6E12，經過1150°C/60min的drive in (推講),通過運用高溫過程使雜質在娃片中分布擴散,N型外延表面一層反型變成P型，由于擴入的結深較淺，就形成P型加N型濃度梯度漸變的外延。又如，在規格為在1.6ohm-cm/10Mm的N型外延上注入P/100Kev/5E13，經過1150°C /60min的drive in，形成表面高濃度摻雜的N型外延，可以滿足需要表面重摻雜低電阻要求的工藝。優選的，根據能量設置推阱時間與溫度。又如，在一片外延上通過注入不同能量劑量的離子做出4種或更多種不同規格外延，可以用一片外延做出不同電性參數的器件。這樣，通過離子注入可以改變溝槽MOSFET單元的特性，在N型的外延上注入P離子使之形成重摻雜，減小電阻率，注入B離子則增大電阻率，形成淺摻雜，當打入的劑量大于一定值就會使之反型變成P型外延，還可以在一片外延上做出幾種特性和電阻率的外延。
[0057]又如，襯底上依次外延生長緩沖層和待剝離外延層，在待剝離外延層注入離子；又如，把生成的單晶薄膜襯底在600至1200°C的溫度范圍內熱處理加工，形成襯底片；又如，利用濺射或者電子束蒸發制備金屬種子層，在金屬種子層上電鍍制備具有內部應力的金屬支撐層。優選的，待剝離外延層之外還設置一網格狀掩模層；在腐蝕緩沖層過程中，金屬支撐層由于內部應力作用，帶動外延層一起向背離襯底的方向卷曲，從而形成有效的腐蝕通道，增大剝離速率，實現對2寸以及更大尺寸外延的剝離。在外延層完全脫離襯底后，由于金屬支撐層的支撐作用，可以防止外延薄膜破裂，同時方便對其進行移動和后續工藝操作。這樣可同時對多個外延進行剝離，外延剝離后留下的襯底在進行表面清潔處理后可重復使用，減少污染。
[0058]進一步地，本實用新型的實施例還包括，上述各實施例的各技術特征，相互組合形成的溝槽MOSFET單元及其制備方法，增加溝槽刻蝕完成后，植入與外延同型離子來增加溝槽底部外延層的離子濃度，進而降低外延層的電阻，即降低漏極-源極之間的電阻達到降低導通電阻的效果；同時，源-漏極擊穿電壓BVDSS會稍微減小。
[0059]需要說明的是，上述各技術特征繼續相互組合，形成未在上面列舉的各種實施例，均視為本實用新型說明書記載的范圍；并且，對本領域普通技術人員來說，可以根據上述說明加以改進或變換，而所有這些改進和變換都應屬于本實用新型所附權利要求的保護范圍。
【權利要求】
1.一種新型溝槽MOSFET單元，其特征在于，包括MOSFET襯底及其上形成的外延層，形成在該外延層內的溝槽及被溝槽分割的輕摻雜區，在溝槽的內表面形成有第一介質層，在溝槽內的第一介質層上形成有導電的填充層，在輕摻雜區內形成有重摻雜區，該溝槽MOSFET還包括外圍金屬層，柵極金屬層，源極金屬層和漏極金屬層、離子摻雜區。2.根據權利要求1所述溝槽MOSFET單元，其特征在于，所述離子摻雜區中的離子根據外延層設置。3.根據權利要求2所述溝槽MOSFET單元，其特征在于，所述離子摻雜區設置在刻蝕完成的溝槽上。4.根據權利要求3所述溝槽MOSFET單元，其特征在于，所述離子摻雜區上設置氧化層。5.根據權利要求4所述溝槽MOSFET單元，其特征在于，所述離子摻雜區中的離子比例根據目標導通電阻設置。6.根據權利要求1所述溝槽MOSFET單元，其特征在于，在所述離子摻雜區上設置氧化層。7.根據權利要求1所述溝槽MOSFET單元，其特征在于，在MOSFET單元內設置MOSFET驅動電路，MOSFET驅動電路它包括輸出電路、輸入電路、第一光耦和驅動電路；輸入電路與第一光耦連接，第一光耦與驅動電路連接；輸入電路由第三電阻、第四電阻和第五電阻組成，第三電阻和第四電阻串聯后與第五電阻并聯，第三電阻的另一端與信號輸入端連接，第四電阻的另一端與控制地連接；第一光耦的第二引腳與第三電阻和第四電阻的串聯點相連接，第一光耦的第三引腳、第三引腳、第四引腳均分別接控制地。
【文檔編號】H01L29-78GK204271088SQ201420588567
【發明者】黃澤軍 [申請人]深圳市銳駿半導體有限公司