專利名稱：晶片級涂覆的銅柱狀凸起的制作方法
相關申請的對照本申請是非臨時的并且是要求2002年3月12日提交的美國專利申請No.60/363789的權利和利益。該美國臨時專利申請在此整體并入以供參考。
背景技術：
有許多方法在半導體管芯上形成導電凸起。
一種方法包括使用使用縫合球上接合(BSOB)線路接合工藝。該技術被廣泛地用于管芯到管芯的接合。它包括將金球凸起放置和接合于位于硅管芯上的接合墊上線路的一端。線路的另一端處的另一個金球用超聲能被接合到引線框架上，隨后在金凸起的頂部執行楔接合工藝。
采用BSOB工藝具有一些問題。首先，BSOB工藝很慢且很難進行。第二，球凸起工藝的高壓引起接合成坑。“成坑”是一缺陷，其中一部分管芯由于過量的超聲線路接合能而被撕松。第三，很難一貫地產生均勻成形的金球。
另一種方法包括在硅管芯上形成碰撞緩沖的銅柱狀凸起。在銅柱狀凸起形成過程期間，碰撞緩沖的銅柱狀凸起保護硅管芯不破裂。該過程使用銅線以便在硅管芯上形成銅柱狀凸起。
存在與碰撞緩沖的銅柱狀凸起過程有關的一些問題。首先，與上述金球過程相同，該凸起過程很緩慢并很難執行。第二，所形成的銅柱不受保護并傾向于氧化。在銅柱與無鉛焊料一起使用時，銅柱狀凸起中銅氧化物的存在會增加過度金屬間化合物形成的危險。
另一種方法描述于Strandjord等人的“Low Cost Wafer Bumping Process forFlip Chip Applications(用于倒裝芯片應用的低成本晶片凸起工藝)(EletrolessNickel-Gold/Stencil Printing(無電鎳-金/模板印刷))”。在該文獻中，描述了焊料凸起晶片的低成本方法。將可焊接無電鎳膜沉積于鋁墊上。鎳被鍍敷到所需高度，且鎳層由金的波浸沒層涂覆。
這種低成本晶片凸起過程具有一些問題。首先，在該過程中，鎳被用作凸起材料。期望更高的電阻，因為鎳具有比銅高的電阻。鎳還比銅更硬，因此Strandjord等人所描述的實施例更傾向于在線路接合期間接合成坑。
本發明的實施例解決了這些問題和其它問題。

發明內容
本發明的實施例針對凸起的半導體管芯和用于形成凸起的半導體管芯的方法。
本發明的一個實施例針對一種方法，它包括(a)使用鍍敷工藝在半導體管芯上形成多個銅凸起，其中半導體管芯包括半導體器件；(b)在多個銅凸起中的每個銅凸起上形成粘合層；以及(c)在多個銅凸起中的每個銅凸起上形成貴金屬層，其中粘合層位于貴金屬層和銅凸起之間。
本發明的另一個實施例針對一種方法，它包括(a)使用鍍敷工藝在半導體管芯上形成多個銅凸起，其中半導體管芯包括半導體器件；(b)在多個銅凸起中的每個銅凸起上形成包含鎳的粘合層；(c)在多個銅凸起中的每個銅凸起上形成包含金的抗氧化層，其中粘合層位于抗氧化層和銅凸起之間以形成被涂覆的銅凸起；以及(d)使用焊料將所述被涂覆的銅凸起接合到電路基板的導電區。
本發明的另一個實施例針對一種半導體管芯封裝，它包括(a)半導體管芯，它包括半導體器件；(b)所述半導體管芯上的鍍敷的銅凸起，所述鍍敷的銅凸起具有一頂面；(c)所述被鍍敷的銅凸起的至少頂面上的粘合層；以及(d)所述粘合層上的抗氧化層。
以下進一步詳細描述本發明的這些和其它實施例。
附圖概述

圖1示出根據本發明實施例的銅柱狀凸起的半導體管芯的透視圖。
圖2示出圖1所示的銅柱狀凸起的半導體管芯的側視圖。
圖3示出涂覆的銅柱狀凸起的剖視圖。
圖4示出連接到電路基板的導電區上的焊料的被涂覆的銅柱狀凸起的剖視圖。
具體實施例方式
本發明的一個實施例針對凸起的半導體管芯。半導體管芯包括一半導體器件。鍍敷過的銅凸起位于半導體管芯上并具有一頂面。粘合層至少位于鍍敷過的銅凸起的該頂面上，且抗氧化層位于粘合層上。抗氧化層、粘合層和鍍敷過的銅凸起一起可形成被涂覆的銅凸起。在半導體管芯上可以有許多被涂覆的銅凸起。
圖1和2示出根據本發明實施例的凸起的半導體管芯100。該凸起的半導體管芯100包括半導體管芯18上的多個被涂覆的銅凸起30。每個被涂覆的銅凸起30都包括被鍍敷的銅凸起、粘合層和抗氧化層。每個被涂覆的銅凸起30都具有圖1和2中的圓柱形，但在本發明的其它實施例中被涂覆的銅凸起可以具有其它形狀。
半導體管芯18可以包括任何合適的材料(例如，硅，砷化鎵)并可以包括任何合適的有源或無源的半導體器件。例如，半導體管芯可以包括金屬氧化物場效應晶體管(MOSFET)，諸如功率MOSFET。MOSFET可以具有平面的或溝槽的柵極。溝槽的柵極是優選的。包含溝槽柵極的晶體管元件比平面柵極窄。此外，MOSFET可以是垂直MOSFET。在垂直MOSFET中，源極區和漏極區位于半導體管芯的相對側，從而晶體管中的電流垂直地流過半導體管芯。例如，參考圖1和2，被涂覆的銅凸起12(a)可以對應于半導體管芯18中垂直MOSFET的柵極區，而另一個被涂覆的銅凸起12(b)可以對應于垂直MOSFET的源極區。MOSFET的漏極區可以位于與被涂覆的銅凸起12(a)、12(b)相對的半導體管芯18的一側。
如以下將進一步詳細描述的，在它形成之后，凸起的半導體管芯100可以進一步被處理為半導體管芯封裝，例如這可以是BGA型封裝或使用接合線的封裝。在半導體管芯封裝的一個實例中，凸起的半導體管芯100可以安裝到引線框架上，從而半導體管芯中MOSFET的漏極區與引線框架的管芯附著墊接觸。線路可用于將與MOSFET的源極區和柵極區相對應的被涂覆銅凸起接合到引線框架中各引線的內部。隨后，可以將線路、凸起半導體管芯100和引線框架的內部密封在模制化合物中以形成半導體管芯封裝。在半導體管芯封裝的第二實例中，凸起的半導體管芯100可以被顛倒并可以用焊料安裝到載體基板以形成半導體管芯封裝。載體基板可以具有任何合適數量的輸入和輸出連接。
圖3示出半導體管芯18上的被涂覆的銅凸起30。鈍化層16和導電墊32位于半導體管芯18中導電墊32可以包括(例如)鋁或者其合金，同時鈍化層16可以包括任何合適的電介質材料。
被涂覆的銅凸起30包括鍍敷過的銅凸起22、粘合層24和抗氧化層26。粘合層24位于抗氧化層26和鍍敷過的銅凸起22之間。如圖3所示，鍍敷過的銅凸起22可以具有頂面和側表面。粘合層24和抗氧化層26可以覆蓋鍍敷過的銅凸起22的至少頂面。圖3中，粘合層24和抗氧化層26覆蓋鍍敷過的銅凸起22的頂面和側表面。
采用鍍敷工藝形成鍍敷過的銅凸起22。實例性的鍍敷工藝包括鍍敷或無鍍敷。用于鍍敷和無鍍敷的合適工藝條件是本技術領域內的普通技術人員已知的。鍍敷過的銅凸起22可以包括銅合金或基本純銅。在某些實施例中，鍍敷過的銅凸起22可以大于約25微米厚(例如，大于約30或約50微米厚)。
粘合層24可以包括諸如鎳(或鎳合金)的金屬，且在某些實施例中粘合層的厚度范圍可以從約1到約4微米。可以位于粘合層中的其它合適材料可以包括Cr、Ti、Ti/W、Pd和Mo(及其合金)。
抗氧化層26可以包括諸如貴金屬(例如，Au、Ag、Pd、Pt及其合金)的金屬。在某些實施例中，抗氧化層26可以具有約400埃到約2微米之間的厚度。抗氧化層26是可焊接的并防止氧化。
如果凸起的半導體管芯100要與電路基板一起使用，可以將凸起的半導體管芯100顛倒并用焊料安裝到電路基板的導電區。例如，參考圖3和4，在被涂覆的凸起30安裝到半導體管芯18上后，可以將凸起的半導體管芯100顛倒并隨后安裝到電路基板40上，該電路基部可以包括導電區32和基部38。基部38可包括一個或多個電介質和導電層(未示出)。電路基板40可以是芯片載體或印刷電路板。焊料34與導電區32和被涂覆的銅凸起30接觸。
在其它實施例中，凸起的半導體管芯100可以用焊料安裝到引線框架(未示出)上。凸起的半導體管芯100的底部可以安裝到引線框架的管芯附著墊上，而凸起的半導體管芯100的頂側上的輸入和輸出端子可以耦合到引線框架的引線內部(例如，使用金線)。隨后，可以用模塑化合物密封引線框架的內部和凸起的半導體管芯100以形成引線的半導體管芯封裝。引線框架中的引線外部將從模塑化合物橫向延伸離開。這是“引線”的半導體管芯封裝的實例。
形成凸起的半導體管芯100的方法包括(a)使用鍍敷工藝在半導體管芯上形成多個銅凸起；(b)在多個銅凸起中的每個銅凸起上形成粘合層；以及(c)在多個銅凸起的每個銅凸起上形成抗氧化層，其中粘合層位于抗氧化層和銅凸起之間。
在一個實例性過程中，將籽晶層沉積在包含多個半導體管芯的晶片上。每個半導體管芯都可以包括半導體器件和鋁接合墊。接合墊可以通過鈍化層中小孔而露出。半導體器件可以包括功率MOSFET(金屬氧化物場效應晶體管)。隨后，將光阻材料圖案形成于晶片上并露出每個半導體管芯中的鋁接合墊。
隨后，采用鍍敷工藝(鍍敷是本技術領域內已知的)將銅凸起形成于鋁接合墊上。在形成銅凸起后，諸如鎳的粘合材料的覆蓋層形成于晶片上。可以使用蒸發、鍍敷、無鍍敷、濺射等形成該層。結果，例如包含鎳的粘合層(例如，約1-4微米厚之間)形成于每個鍍敷的銅凸起上。隨后，例如包含金的抗氧化材料的覆蓋層形成于粘合材料上。可以使用蒸發、鍍敷、無鍍敷、濺射等形成該層。結果，抗氧化層形成于每個鍍敷的銅凸起上。抗氧化層的厚度在約400埃和約2微米之間。每個鍍敷的銅凸起上的抗氧化層是可焊接的并防止氧化。
在形成涂覆的凸起后，可以除去光阻材料層，且部分抗氧化層以及鍍敷銅凸起周圍的部分粘合層可以與被除去的光阻材料一起被除去。在除去光阻材料后，可以將之前沉積的籽晶層的暴露部分閃光蝕刻。在閃光蝕刻后，切割晶片以形成各個管芯。隨后，如上所述地將各個半導體管芯封裝。
可以將其它方法用于形成圖3所示的凸起的半導體管芯100，它們包括減去蝕刻工藝和光刻法。減去蝕刻工藝和光刻法工藝是本技術領域內的普通技術人員已知的，并用于形成導電圖案。例如，覆蓋粘合層可以沉積于多個鍍敷的銅凸起上，且覆蓋粘合層可以采用本技術領域內已知的光刻法和蝕刻工藝進行處理以形成每個鍍敷的銅凸起上的各個粘合層。
本發明的實施例具有很多優點。本發明的某些實施例可以采用最小30微米的鍍敷銅以形成銅柱狀凸起。鍍敷的銅柱狀凸起可以直接附著于半導體管芯中的鋁金屬化物。隨后，它可以用兩個或更多薄層(例如，包括鎳和金)加以保護。通過使用本發明的實施例，可以除去諸如BSOB的困難和緩慢的線路接合技術，而仍能實現隨后形成的電子封裝的較低通態電阻。通態電阻或RdSon是與將例如MOSFET從關閉狀態接通有關的電阻。在某些實施例中，與BSOB工藝相比，制造速度可以提升約36％以上。同樣，半導體管芯面上的被涂覆銅柱狀凸起的分布可實現更低的片電阻并允許半導體管芯的區域上的精確接合。還可以允許薄頂部金屬層上電流的重新分布，從而為隨后形成的封裝減少金屬電阻并形成更低的RdSon。通過改善線路接合設計，晶片級銅柱狀凸起還將改善可制造性。本發明的實施例還將防止或減少硅管芯成坑(cratering)的可能性，因為在可用于形成半導體管芯封裝的任何線路接合過程期間被涂覆的銅柱狀凸起將吸收多數的壓力。本發明的實施例還與銅接合兼容，這是節約成本的可能性。此外，晶片級銅柱狀凸起可用作用于某些焊料凸起應用(例如，在MOSFET BGA應用)的平臺。此外，銅柱狀凸起為現有的管芯封裝提供了可行的無Pb解決方案，因為與僅使用焊料使半導體管芯與引線框架或電路基板互連的封裝相比，減少了封裝中使用的鉛(lead)的量。
本發明的實施例具有許多其它優點。首先，本發明實施例不使用由線路接合器制成的金球凸起。如果使用線路接合工藝，根據本發明的實施例，與不使用涂覆的銅柱狀凸起的工藝相比，就可以使用更簡單的線路接合工藝。第二，本發明的實施例使用鍍敷銅。與使用線路接合工藝形成銅凸起相比，管芯上的壓力更少。在本發明的實施例中，如果使用線路接合工藝，施加的多數壓力由涂覆的銅柱狀凸起而非半導體管芯本身吸收。第三，上述晶片級銅柱狀凸起手段是柔性的，它可以用于常規線路接合的封裝以及凸起的封裝中。第四，將銅用作凸起材料，它具有更低的電阻并且比例如鎳更軟。這降低了所形成的封裝的電阻并降低了硅管芯中成坑的可能性。第五，每個銅凸起上的粘合層防止銅凸起氧化。如果焊料用于將銅凸起接合到某些其它導電區，這降低了形成金屬互化物的可能性。
這里采用的術語和表達用作描述的術語而非限制，且并非旨在將這些術語和表達及其部分用于排除所示和所述的特點的等效物，可以理解，在所要求的本發明的范圍內，各種修改都是可能的。此外，本發明的任何實施例的任何一個或多個特點可以與本發明的任何其它實施例的任何一個或多個其它特點組合，而不背離本發明的范圍。
上述所有出版物、專利申請和專利都結合在此作為參考。哪個都不被認為是“現有技術”。
權利要求
1.一種方法，其特征在于，包括(a)使用鍍敷工藝在半導體管芯上形成多個銅凸起，其中半導體管芯包括半導體器件；(b)在所述多個銅凸起中的每個銅凸起上形成粘合層；以及(c)在所述多個銅凸起中的每個銅凸起上形成抗氧化層，其中粘合層位于抗氧化層和銅凸起之間。
2.如權利要求1所述的方法，其特征在于，所述半導體器件是功率MOSFET(金屬氧化物半導體場效應晶體管)。
3.如權利要求1所述的方法，其特征在于，所述抗氧化層和所述粘合層涂覆每個銅凸起的頂面和側表面。
4.如權利要求1所述的方法，其特征在于，每個銅凸起具有大于約25微米的厚度。
5.如權利要求1所述的方法，其特征在于，所述半導體管芯位于半導體晶片中，且其中該方法進一步包括切割半導體晶片，以形成各個半導體管芯。
6.如權利要求1所述的方法，其特征在于，進一步包括在(c)之后，封裝所述半導體管芯。
7.如權利要求1所述的方法，其特征在于，所述抗氧化層包含貴金屬。
8.如權利要求1所述的方法，其特征在于，所述抗氧化層包含貴金屬，且所述貴金屬包含金或金合金。
9.一種方法，其特征在于，包括(a)使用鍍敷工藝在半導體管芯上形成多個銅凸起，其中半導體管芯包括半導體器件；(b)在所述多個銅凸起中的每個銅凸起上形成包括鎳的粘合層；(c)在所述多個銅凸起中的每個銅凸起上形成包括金的抗氧化層，其中粘合層位于抗氧化層和銅凸起之間以形成被涂覆的銅凸起；以及(d)使用焊料將所述被涂覆的銅凸起接合到電路基板的導電區。
10.如權利要求9所述的方法，其特征在于，所述半導體器件包含垂直功率MOSFET。
11.一種凸起的半導體管芯，其特征在于，包括(a)半導體管芯，它包含半導體器件；(b)所述半導體管芯上的鍍敷的銅凸起，所述鍍敷的銅凸起具有一頂面；(c)所述被鍍敷的銅凸起的至少頂面上的粘合層；以及(d)所述粘合層上的抗氧化層。
12.如權利要求11所述的凸起的半導體管芯，其特征在于，所述半導體器件是功率MOSFET(金屬氧化物場效應晶體管)。
13.如權利要求11所述的凸起的半導體管芯，其特征在于，將所述鍍敷的銅凸起鍍敷。
14.如權利要求11所述的凸起的半導體管芯，其特征在于，所述粘合層包含鎳而所述抗氧化層包含金。
15.如權利要求11所述的凸起的半導體管芯，其特征在于，所述抗氧化層包含貴金屬。
16.如權利要求11所述的凸起的半導體管芯，其特征在于，所述半導體管芯包括位于半導體管芯的一側的源極區和柵極區以及位于半導體管芯的另一側的漏極區。
17.一種半導體管芯封裝，其特征在于，包括如權利要求11所述的凸起的半導體管芯。
全文摘要
揭示了一種用于形成半導體管芯封裝的方法。在一個實施例中，該方法包括形成包含半導體器件的半導體管芯。采用鍍敷工藝將多個銅凸起形成于半導體管芯上。粘合層形成于每個銅凸起上，且貴金屬層形成于每個銅凸起上。
文檔編號H01L21/60GK1653603SQ03810644
公開日2005年8月10日 申請日期2003年3月10日 優先權日2002年3月12日
發明者R·約史, C·湯普茨, E·V·R·克魯茨 申請人:費查爾德半導體有限公司