一種DisplayPort數據線搖擺測試儀的制作方法
【技術領域】
[0001]本實用新型涉及數據線測試設備，特別是涉及一種DisplayPort數據線搖擺測試儀。
【背景技術】
[0002]DisplayP0rt(簡稱為DP)是一種高清數字顯示接口標準，可以連接電腦和顯示器，也可以連接電腦和家庭影院。已經有替換HDMI等標準的趨勢。
[0003]2006年5月，視頻電子標準協會(VESA)確定了 I. O版標準，并在半年后升級到I. I版，提供了對HDCP的支持，2.0版也計劃在今年推出。作為HDMI和UDI的競爭對手和DVI的潛在繼任者，DisplayPort贏得了 AMD、Intel、NVIDIA、戴爾、惠普、聯想、飛利浦、三星等業界巨頭的支持，而且它是免費使用的。
[0004]Di sp IayPort數據線是用來連接各個Di sp I ayPort接口設備間的必須通道。在DisplayPort數據線生產時，需要進行搖擺測試，而現有的搖擺測試系統，存在捕捉速度不夠快，以至搖擺測試不準的缺點。
【實用新型內容】
[0005]本實用新型的目的在于克服現有技術的不足，提供一種DisplayPort數據線搖擺測試儀，結構簡單，測試速度快。
[0006]為了達到上述目的，本實用新型采用的技術方案是：
[0007]一種Di sp IayPort數據線搖擺測試儀，包括主控制器及與主控制器雙向連接的FLASHCFlash EEPROM Memory，存儲芯片之一）、SRAM(Static Random Access Memory，即靜態隨機存取存儲器）、PR0MS(PR0M的英文縮寫為Programmable Read-Only Memory，一可編程只讀存儲器），所述主控制器的輸出端連接20路緩沖輸出接口，所述主控制器的輸入端連接20路緩沖輸入接口。
[0008]作為本實用新型的較佳實施例，本實用新型所述主控制器由FPGA芯片組成。
[0009]作為本實用新型的較佳實施例，本實用新型所述FPGA芯片采用EP2C8F256C6N芯片，設有8256個LE單元、165kbit的存儲單元及182個可用10口，操作頻率為250MHz，內建NIOS II 32位處理器。
[0010]作為本實用新型的較佳實施例，本實用新型所述SRAM由4片256/16Kbit的IS61LV25616芯片組成2Mbit存儲器。
[0011 ] 作為本實用新型的較佳實施例，本實用新型所述FLASH為由AM29LV080B芯片組成。
[0012]作為本實用新型的較佳實施例，本實用新型所述PROMS由EPCS16SI16N芯片組成，為FPGA的重配置芯片。
[0013]作為本實用新型的較佳實施例，本實用新型所述20路緩沖輸入接口及20路緩沖輸出接口由緩沖芯片組成，所述緩沖芯片采用SNJ54LVC574芯片，由5個SNJ54LVC574芯片組成40路的輸入輸出緩沖。
[0014]作為本實用新型的較佳實施例，本實用新型所述主控制器的輸出端還設置一LCD顯示電路，IXD選用128*64顯示屏，主控制器內設IXD驅動器。
[0015]作為本實用新型的較佳實施例，本實用新型所述主控制器的輸入端還設置一按鍵，所述按鍵為啟動測試、下一屏、上一屏、搖擺時間選擇4個按鍵。
[0016]與現有技術相比，本實用新型的有益效果是：20路緩沖輸入接口及20路緩沖輸出接口由緩沖芯片組成，緩沖芯片選用SNJ54LVC574，由5個芯片組成40路的輸入輸出緩沖，該芯片的傳輸延時為7ns，可滿足IOOMHz輸出速率的需求，且結構簡單，測試速度快，成本低。
【附圖說明】
[0017]圖I為本實用新型的電路結構原理框圖；
[0018]圖2為本實用新型測試儀測試波形示意圖。
【具體實施方式】
[0019]本實用新型的主旨在于克服現有技術的不足，提供一種DisplayPort數據線搖擺測試儀，結構簡單，測試速度快，成本低。下面結合實施例參照附圖進行詳細說明，以便對本實用新型的技術特征及優點進行更深入的詮釋。
[0020]本實用新型的整體結構圖如圖I所示，一種DisplayPort數據線搖擺測試儀，包括主控制器及與主控制器雙向連接的FLASH、SRAM、PROMS，所述主控制器的輸出端連接20路緩沖輸出接口，所述主控制器的輸入端連接20路緩沖輸入接口。優選地，本實用新型所述主控制器的輸出端還設置一 IXD顯示電路，所述主控制器的輸入端還設置一按鍵。
[0021]本實用新型所述20路緩沖輸入接口及20路緩沖輸出接口由緩沖芯片組成，緩沖芯片選用SNJ54LVC574，由5個芯片組成40路的輸入輸出緩沖，該芯片的傳輸延時為7ns，可滿足本系統IOOMHz輸出速率的需求。
[0022]本實用新型所述主控制器由FPGA芯片組成，FPGA芯片選用Altera公司的CycloneII系列的EP2C8F256C6N,該芯片具有8256個LE單元，165kbit的存儲單元和182個可用IO口，內部操作頻率可達250MHz。內建NIOS II 32位處理器，可實現外部總線100MB/s以上的讀寫速度
[0023]優選地，SRAM使用了4片256/16Kbit的IS61LV25616組成2Mbit存儲器作為系統的內存使用，該芯片為16位總線接口，最快的讀寫速度為125MHz，可提供250MB/S的讀寫帶寬。
[0024]優選地，FLASH為AM29LV080B，芯片有8MBit的容量，作為系統的程序存儲器，用于存儲系統運行的程序和非易失性數據。該芯片為AMD公司生產的CMOS Flash存儲器提供16位的數據寬度，典型的訪問時間為50ns，可滿足系統的高速運行。
[0025]優選地，PROMS為EPCS16S116N，是FPGA是重配置芯片，提供了 16MBi t的容量，可滿足大規模FPGA設計的重配置要求。
[0026]優選地，IXD選用128*64顯示屏，在FPGA內建IXD驅動器，完成測量結果的顯示。
[0027]優選地，按鍵為4個按鍵，功能分別是：啟動測試、下一屏、上一屏、搖擺時間選擇等4個功能。搖擺時間有1、5、10、20、30、60和90秒等7種時間可選擇。
[0028]本實用新型的測試波形如圖2所示（圖2中只是畫了3路輸出，3路輸入），DisplayPort數據線搖擺測試時，需要在把線材彎折到某一情況時，20pin數據線之間出現短路或斷路是現象找出來。20路輸出和20路輸入即為數據線的測試輸出輸入接口。在進行搖擺測試時，20路循環輸出，輪流輸出一路的高電平，其他的19路都為低電平，如果數據線是完好的，那么在20路的輸入接口中，應該是只有與輸出口對應的一路為高電平，其它都為低電平。如果不是，則表示有短路或是斷路。
[0029]通過以上實施例中的技術方案對本實用新型進行清楚、完整的描述，顯然所描述的實施例為本實用新型一部分的實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
【主權項】
1.一種DisplayPort數據線搖擺測試儀，其特征在于:包括主控制器及與主控制器雙向連接的FLASH、SRAM、PROMS，所述主控制器的輸出端連接20路緩沖輸出接口，所述主控制器的輸入端連接20路緩沖輸入接口。2.根據權利要求I所述的DisplayPort數據線搖擺測試儀，其特征在于:所述主控制器由FPGA芯片組成。3.根據權利要求2所述的DisplayPort數據線搖擺測試儀，其特征在于：所述FPGA芯片采用EP2C8F256C6N芯片，設有8256個LE單元、165kbit的存儲單元及182個可用IO口，操作頻率為250MHz，內建NIOS II 32位處理器。4.根據權利要求3所述的DisplayPort數據線搖擺測試儀，其特征在于:所述SRAM由4片256/16Kbit的 IS61LV25616芯片組成2Mbit存儲器。5.根據權利要求4所述的DisplayPort數據線搖擺測試儀，其特征在于:所述FLASH為由AM29LV080B芯片組成。6.根據權利要求5所述的018口]^?01'1:數據線搖擺測試儀，其特征在于：所述?1?015由EPCS16SI16N芯片組成，為FPGA的重配置芯片。7.根據權利要求6所述的DisplayPort數據線搖擺測試儀，其特征在于:所述20路緩沖輸入接口及20路緩沖輸出接口由緩沖芯片組成，所述緩沖芯片采用SNJ54LVC574芯片，由5個SNJ54LVC574芯片組成40路的輸入輸出緩沖。8.根據權利要求1-7中任一項所述的DisplayPort數據線搖擺測試儀，其特征在于:所述主控制器的輸出端還設置一 LCD顯示電路，IXD選用128*64顯示屏，主控制器內設IXD驅動器。9.根據權利要求1-7中任一項所述的DisplayPort數據線搖擺測試儀，其特征在于:所述主控制器的輸入端還設置一按鍵，所述按鍵為啟動測試、下一屏、上一屏、搖擺時間選擇4個按鍵。
【專利摘要】本實用新型公開了一種DisplayPort數據線搖擺測試儀，包括主控制器及與主控制器雙向連接的FLASH、SRAM、PROMS，所述主控制器的輸出端連接20路緩沖輸出接口，所述主控制器的輸入端連接20路緩沖輸入接口。本實用新型所述主控制器由FPGA芯片組成。所述主控制器的輸出端還設置一LCD顯示電路，所述主控制器的輸入端還設置一按鍵。本實用新型的20路緩沖輸入接口及20路緩沖輸出接口由緩沖芯片組成，緩沖芯片選用SNJ54LVC574，由5個芯片組成40路的輸入輸出緩沖，該芯片的傳輸延時為7ns，可滿足100MHz輸出速率的需求，且結構簡單，測試速度快，成本低。
【IPC分類】G06F11/267
【公開號】CN205158337
【申請號】CN201520919303
【發明人】丁偉鴻, 陳平平, 張志堅
【申請人】東莞理工學院
【公開日】2016年4月13日
【申請日】2015年11月17日