專利名稱：板卡式語音錄放器的制作方法
技術領域：
本實用新型涉及一種有關通訊技術方面的電子部件，更具體地講，本實用新型涉及一種應用于電通訊技術方面的板卡式語音錄放器。在國際專利分類表中，本實用新型應分為H04大類。
背景技術：
目前，通用的CPCI板卡式語音錄放器，其錄放音要通過PCI總線，因為要占用主控CPU板的負荷，其缺點是不便于擴容。因此，就客觀而言，在一定的程度上影響了語音錄放器的使用。

發明內容
本實用新型的目的在于針對已有技術的不足，提供可以明顯減輕主控CPU板負荷的，便于擴容的，一種單板上帶有嵌入式處理器的板卡式語音錄放器。
本實用新型的目的是通過下述技術方案實現的所述的板卡式語音錄放器包括熱插拔控制芯片1、H.110總線接口芯片2、錄音緩存芯片3、可編程邏輯器件4、放音緩存芯片5、錄音緩存芯片6、放音緩存芯片8、EEPROM存儲器9、10/100兆以太網口10、可編程邏輯器件11、PCI總線接口芯片12、CPCI連接器J1和CPCI連接器J2。主要特點在于所述的板卡式語音錄放器包括嵌入式處理器7。
所述的CPCI連接器J2通過互連線1-1與所述的H.110總線接口芯片2連接。
所述的H.110總線接口芯片2通過互連線1-2與所述的可編程邏輯器件4連接，所述的H.110總線接口芯片2通過互連線1-5、1-8、1-10與所述的PCI總線接口芯片12連接，所述的H.110總線接口芯片2通過互連線1-5、1-7與所述的可編程邏輯器件11連接，所述的H.110總線接口芯片2通過互連線1-5、1-8、1-9與所述的可編程邏輯器件11連接，所述的H.110總線接口芯片2通過互連線1-5′、1-7′與所述的可編程邏輯器件11連接。
所述的錄音緩存芯片3和所述的錄音緩存芯片6連接后通過互連線1-3′與所述的可編程邏輯器件4連接，所述的錄音緩存芯片3和所述的錄音緩存芯片6連接后通過互連線1-4′與所述的嵌入式處理器7連接。
所述的放音緩存芯片5與所述的放音緩存芯片8連接后通過互連線1-3與所述的可編程邏輯器件4連接，所述的放音緩存芯片5與所述的放音緩存芯片8連接后通過互連線1-4與所述的嵌入式處理器7連接。
所述的嵌入式處理器7通過互連線1-12與所述的10/100兆以太網口10連接，所述的嵌入式處理器7通過互連線1-6與所述的可編程邏輯器件11連接，所述的嵌入式處理器7通過互連線1-6′與所述的可編程邏輯器件11連接。
所述的PCI總線接口芯片12通過互連線1-11與所述的EEPROM存儲器9連接，所述的PCI總線接口芯片12通過互連線1-13與所述的CPCI連接器J1連接，所述的PCI總線接口芯片12通過互連線1-10、1-8、1-7或1-7′與所述的可編程邏輯器件11連接，所述的PCI總線接口芯片12通過互連線1-10、1-9與所述的可編程邏輯器件11連接。
所述的PCI總線接口芯片12通過片選信號線2-1、等待信號線2-2、讀寫信號線2-3、復位信號線2-4、10位地址信號線2-5和16位數據信號線2-6分別接向所述的可編程邏輯器件11，所述的PCI總線接口芯片12通過14位地址信號線2-7和16位數據信號線2-8分別接向所述的H.110總線接口芯片2。
所述的可編程邏輯器件11通過片選信號線2-9、數據信號線2-10、讀寫信號線2-11、數據應答信號線2-12分別接向所述的H.110總線接口芯片2，所述的可編程邏輯器件11通過時鐘信號線2-13、片選信號線2-14、讀寫信號線2-15、中斷信號線2-16、10位地址信號線2-17、16位數據信號線2-18分別接向所述的嵌入式處理器7。
所述的H.110總線接口芯片2通過8K時鐘信號線2-26、8M時鐘信號線2-27、16M時鐘信號2-28、4路PCM碼流信號線2-29分別接向所述的可編程邏輯器件4。
所述的10/100兆以太網口10通過MII數據信號線2-38、MII控制信號線2-39、復位信號線2-40分別接向所述的嵌入式處理器7。
所述的嵌入式處理器7通過讀寫時鐘信號線2-19分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過片選信號線2-20分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過讀信號線2-21分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過14位地址信號線2-22分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過32位數據信號線2-23分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過片選信號線2-24分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過寫信號線2-25分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的可編程邏輯器件4通過寫時鐘信號線2-30分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過寫信號線2-31分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過4路PCM碼流輸入地址信號線2-32分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過4路PCM碼流輸入數據信號線2-33分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過讀時鐘信號線2-34分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過讀信號線2-35分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過4路PCM碼流輸出地址信號線2-36分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過4路PCM碼流輸出數據信號線2-37分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的4路PCM碼流信號線2-29的每一路包括輸入信號線和輸出信號線。
所述的熱插拔控制芯片1的型號為LT1643L，所述的H.110總線接口芯片2的型號為ZL50030，所述的錄音緩存芯片3的型號為CY7C09269V，所述的可編程邏輯器件4的型號為LC4256V，所述的放音緩存芯片5的型號為CY7C09269V，所述的錄音緩存芯片6的型號為CY7C09269V，所述的嵌入式處理器7的型號為MPC860T，所述的放音緩存芯片8的型號為CY7C09269V，所述的EEPROM存儲器9的型號為93LC56，所述的10/100兆以太網口10的型號為LXT972A，所述的可編程邏輯器件11的型號為LC4256V，所述的PCI總線接口芯片12的型號為PC19030，所述的CPCI連接器J1的型號為ERN1064176，所述的CPCI連接器J2的型號為ERN1064176。
由于本實用新型采用了上述的技術方案，在單板上帶有嵌入式處理器，可以把板卡的的控制流和語音流分開處理，語音流由嵌入式處理器來處理，直接由嵌入式處理器的網口輸入和輸出，而只有控制流經PCI總線受主控CPU板卡處理，這樣大大減輕了主控CPU板的負荷。
以下結合附圖對本實用新型進行說明，其中附

圖1是本實用新型的電路方塊圖。
附圖2是本實用新型的一個實施例的主要部件的電路連接圖。
附圖3是本實用新型使用狀態下的工作原理圖。
在附圖1中可以清楚地看到本實用新型的幾個關鍵的組成部分1熱插拔控制芯片、2H.110總線接口芯片、3錄音緩存芯片、4可編程邏輯器件、5放音緩存芯片、6錄音緩存芯片、8放音緩存芯片、9 EEPROM存儲器、10 10/100兆以太網口、11可編程邏輯器件、12PCI總線接口芯片、CPCI連接器J1和CPCI連接器J2。主要特點在于所述的板卡式語音錄放器包括嵌入式處理器7。
附圖2是本實用新型的一個實施例的主要部件的電路連接圖。在該附圖中給出了各主要部件的更清楚的具體的連接關系。
在附圖3中給出了本實用新型的使用狀態下的工作原理圖。在后面將介紹具體的工作原理。
具體實施方式
以下結合附圖和實施例對本實用新型進一步說明。
在附圖2中，作為一個實施例給出了本實用新型的主要部件的連接圖。從該附圖中清楚地繪出了各主要部件的連接關系。從該附圖中可以看到所達的PCI總線接口芯片12通過片選信號線2-1、等待信號線2-2、讀寫信號線2-3、復位信號線2-4、10位地址信號線2-5和16位數據信號線2-6分別接向所述的可編程邏輯器件11，所述的PCI總線接口芯片12通過14位地址信號線2-7和16位數據信號線2-8分別接向所述的H.110總線接口芯片2。
所述的可編程邏輯器件11通過片選信號線2-9、數據信號線2-10、讀寫信號線2-11、數據應答信號線2-12分別接向所述的H.110總線接口芯片2，所述的可編程邏輯器件11通過時鐘信號線2-13、片選信號線2-14、讀寫信號線2-15、中斷信號線2-16、10位地址信號線2-17、16位數據信號線2-18分別接向所述的嵌入式處理器7。
所述的H.110總線接口芯片2通過8K時鐘信號線2-26、8M時鐘信號線2-27、16M時鐘信號2-28、4路PCM碼流信號線2-29分別接向所述的可編程邏輯器件4。
所述的10/100兆以太網口10通過MII數據信號線2-38、MII控制信號線2-39、復位信號線2-40分別接向所述的嵌入式處理器7。
所述的嵌入式處理器7通過讀寫時鐘信號線2-19分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過片選信號線2-20分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過讀信號線2-21分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過14位地址信號線2-22分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過32位數據信號線2-23分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過片選信號線2-24分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過寫信號線2-25分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的可編程邏輯器件4通過寫時鐘信號線2-30分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過寫信號線2-31分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過4路PCM碼流輸入地址信號線2-32分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過4路PCM碼流輸入數據信號線2-33分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過讀時鐘信號線2-34分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過讀信號線2-35分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過4路PCM碼流輸出地址信號線2-36分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過4路PCM碼流輸出數據信號線2-37分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的4路PCM碼流信號線2-29的每一路均包括輸入信號線和輸出信號線。
所述的熱插拔控制芯片1的型號為LT1643L，所述的H.110總線接口芯片2的型號為ZL50030，所述的錄音緩存芯片3的型號為CY7C09269V，所述的可編程邏輯器件4的型號為LC4256V，所述的放音緩存芯片5的型號為CY7C09269V，所述的錄音緩存芯片6的型號為CY7C09269V，所述的嵌入式處理器7的型號為MPC860T，所述的放音緩存芯片8的型號為CY7C09269V，所述的EEPROM存儲器9的型號為93LC56，所述的10/100兆以太網口10的型號為LXT972A，所述的可編程邏11的型號為LC4256V，所述的PCI總線接口芯片12的型號為PC19030，所述的CPC I連接器J1的型號為ERN1064176，所述的CPCI連接器J2的型號為ERN1064176。
應該指出上述有關各器件的型號僅是本實用新型實施例當中的典型代表。當然，只要在本實用新型的技術方案內，也完全可以選擇類似的、功能相當的其它等同型號的器件。
本實用新型總體上可以分為四個模塊PCM(脈沖編碼調制)碼流互連模塊該模塊由H.110總線接口芯片2、錄音緩存芯片3、可編程邏輯器件4、放音緩存芯片5、錄音緩存芯片6、嵌入式處理器7、放音緩存芯片8、10/100兆以太網口10、連接器J2組成。工作原理是PCM碼流從背板H.110總線經連接器J2傳輸至H.110總線接口芯片2，1-1互連線符合CT-BUS總線規范，H.110總線接口芯片2與可編程邏輯器件4互連線1-2符合ST-BUS總線規范，然后可編程邏輯器件4將錄放音碼流進行轉換變成并行錄音碼流1-3′和并行放音碼流1-3，并將碼流存放于錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8，最后由嵌入式處理器7讀取緩存芯片內的并行錄音碼流1-4′和并行放音碼流1-4，經過打包傳輸至10/100兆以太網口10存放于語音服務PC，1-12符合以太網總線規范。
錄放音控制模塊該模塊由嵌入式處理器7、EEPROM存儲器(一種可擦寫的存儲器)9、可編程邏輯器件11、PCI總線接口芯片12、連接器J1組成。工作原理是首先通過EEPROM存儲器9初始化設置PCI總線接口芯片12，使其正常工作；其中，1-11互連線符合MICROWIRE總線規范，然后PCI控制芯片經連接器J1根據外圍CPCI總線1-13的要求輸出控制信號1-10，并經過可編程邏輯器件11將部分地址信號和讀寫信號1-9轉換成嵌入式處理器的片選信號、讀寫信1-6，控制信號1-6′，嵌入式處理器根據控制線信號和自帶的相應程序讀寫錄放音緩存芯片的相應碼流，實現對所需PCM碼流信號的語音錄放功能。
H.110總線接口控制模塊該模塊由H.110總線接口芯片2、EEPROM存儲器(一種可擦寫的存儲器)9、可編程邏輯器件11、PCI總線接口芯片12和連接器J1組成。其工作原理是首先通過EEPROM存儲器9初始化設置PCI總線接口芯片12，使其正常工作；其中互連線1-11符合MICROWIRE總線規范；然后，PCI總線接口芯片經總線接口連接器J1根據外圍CPCI總線1-13的要求，輸出控制信號1-10，并經過可編程邏輯器件11將部分地址信號和讀寫信號1-9轉換成H.110總線接口芯片的片選信號、讀寫信號1-7；控制信號線1-7′和數據地址線1-8組成符合Inte1數據總線規范的互連線1-5′，H.110總線接口芯片在互連線1-5′上的信號控制下實現PCM碼流信號交換功能。H.110總線接口芯片2支持512×512個時隙本地交換和1024×4096個時隙背板交換功能。
熱插拔模塊該模塊由熱插拔模塊1組成。主要功能就是根據語音錄放板連上主機后送給熱插拔模塊一個PCI復位信號，熱插拔模塊根據該信號判斷是否給其它各個模塊提供工作電源。至于連接關系，則是已有技術，所以此處不再贅述。
再結合附圖3進一步敘述本實用新型使用狀態下的的工作原理其它功能板(如中繼板、會議橋板等)有錄音需要時，將需要錄音的話路經H.110背板總線送入語音錄放板。此時語音錄放板會將相應話路的語音數據進行錄音，
同時打包通過以太網和語音服務器連接，存放相應的語音數據。若需要對指定話路進行放音，則將語音服務器上需要放音的語音數據通過以太網傳輸給語音錄放板，通過語音錄放板對其它功能板的指定話路進行放音操作。
本實用新型具有下述技術特點1.板內帶有嵌入式處理器芯片，支持PCM碼流的打包處理，直接通過板上以太網口進行語音的輸入和輸出。
2.支持交換功能，通過H.110總線接口控制模塊和PCM碼流互連模塊實現。支持板內512×512個時隙交換功能，同時支持板內1024個時隙與背板4096個時隙交換功能。
3.支持帶電熱插拔，通過熱插拔模塊實現，便于設備維護和升級。
權利要求1.一種板卡式語音錄放器，所述的板卡式語音錄放器包括熱插拔控制芯片(1)、H.110總線接口芯片(2)、錄音緩存芯片(3)、可編程邏輯器件(4)、放音緩存芯片(5)、錄音緩存芯片(6)、放音緩存芯片(8)、EEPROM存儲器(9)、10/100兆以太網口(10)、可編程邏輯器件(11)、PCI總線接口芯片(12)、CPCI連接器J1和CPCI連接器J2，其特征在于所述的板卡式語音錄放器包括嵌入式處理器(7)；所述的CPCI連接器J2通過互連線(1-1)與所述的H.110總線接口芯片(2)連接；所述的H.110總線接口芯片(2)通過互連線(1-2)與所述的可編程邏輯器件(4)連接，所述的H.110總線接口芯片(2)通過互連線(1-5)、(1-8)、(1-10)與所述的PCI總線接口芯片(12)連接，所述的H.110總線接口芯片(2)通過互連線(1-5)、(1-7)與所述的可編程邏輯器件(11)連接，所述的H.110總線接口芯片(2)通過互連線(1-5)、(1-8)、(1-9)與所述的可編程邏輯器件(11)連接，所述的H.110總線接口芯片(2)通過互連線(1-5′)、(1-7′)與所述的可編程邏輯器件(11)連接；所述的錄音緩存芯片(3)和所述的錄音緩存芯片(6)連接后通過互連線(1-3′)與所述的可編程邏輯器件(4)連接，所述的錄音緩存芯片(3)和所述的錄音緩存芯片(6)連接后通過互連線(1-4′)與所述的嵌入式處理器(7)連接；所述的放音緩存芯片(5)與所述的放音緩存芯片(8)連接后通過互連線(1-3)與所述的可編程邏輯器件(4)連接，所述的放音緩存芯片(5)與所述的放音緩存芯片(8)連接后通過互連線(1-4)與所述的嵌入式處理器(7)連接；所述的嵌入式處理器(7)通過互連線(1-12)與所述的10/100兆以太網口(10)連接，所述的嵌入式處理器(7)通過互連線(1-6)與所述的可編程邏輯器件(11)連接，所述的嵌入式處理器(7)通過互連線(1-6′)與所述的可編程邏輯器件(11)連接；所述的PCI總線接口芯片(12)通過互連線(1-11)與所述的EEPROM存儲器(9)連接，所述的PCI總線接口芯片(12)通過互連線(1-13)與所述的CPCI連接器J1連接，所述的PCI總線接口芯片(12)通過互連線(1-10)、(1-8)、(1-7)或(1-7′)與所述的可編程邏輯器件(11)連接，所述的PCI總線接口芯片(12)通過互連線(1-10)、(1-9)與所述的可編程邏輯器件(11)連接。
2.根據權利要求1所述的板卡式語音錄放器，其特征在于所述的PCI總線接口芯片(12)通過片選信號線(2-1)、等待信號線(2-2)、讀寫信號線(2-3)、復位信號線(2-4)、10位地址信號線(2-5)和16位數據信號線(2-6)分別接向所述的可編程邏輯器件(11)，所述的PCI總線接口芯片(12)通過14位地址信號線(2-7)和16位數據信號線(2-8)分別接向所述的H.110總線接口芯片(2)；所述的可編程邏輯器件(11)通過片選信號線(2-9)、數據信號線(2-10)、讀寫信號線(2-11)、數據應答信號線(2-12)分別接向所述的H.110總線接口芯片(2)，所述的可編程邏輯器件(11)通過時鐘信號線(2-13)、片選信號線(2-14)、讀寫信號線(2-15)、中斷信號線(2-16)、10位地址信號線(2-17)、16位數據信號線(2-18)分別接向所述的嵌入式處理器(7)；所述的H.110總線接口芯片(2)通過8K時鐘信號線(2-26)、8M時鐘信號線(2-27)、16M時鐘信號(2-28)、4路PCM碼流信號線(2-29)分別接向所述的可編程邏輯器件(4)；所述的10/100兆以太網口(10)通過MII數據信號線(2-38)、MII控制信號線(2-39)、復位信號線(2-40)分別接向所述的嵌入式處理器(7)；所述的嵌入式處理器(7)通過讀寫時鐘信號線(2-19)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)、放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過片選信號線(2-20)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的嵌入式處理器(7)通過讀信號線(2-21)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的嵌入式處理器(7)通過14位地址信號線(2-22)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)、放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過32位數據信號線(2-23)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)、放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過片選信號線(2-24)分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過寫信號線(2-25)分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接；所述的可編程邏輯器件(4)通過寫時鐘信號線(2-30)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過寫信號線(2-31)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過4路PCM碼流輸入地址信號線(2-32)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過4路PCM碼流輸入數據信號線(2-33)分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過讀時鐘信號線(2-34)分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的可編程邏輯器件(4)通過讀信號線(2-35)分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的可編程邏輯器件(4)通過4路PCM碼流輸出地址信號線(2-36)分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的可編程邏輯器件(4)通過4路PCM碼流輸出數據信號線(2-37)分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接。
3.根據權利要求2所述的板卡式語音錄放器，其特征在于所述的4路PCM碼流信號線(2-29)的每一路包括輸入信號線和輸出信號線。
4.根據權利要求2所述的板卡式語音錄放器，其特征在于所述的熱插拔控制芯片(1)的型號為LT1643L，所述的H.110總線接口芯片(2)的型號為ZL50030，所述的錄音緩存芯片(3)的型號為CY7C09269V，所述的可編程邏輯器件(4)的型號為LC4256V，所述的放音緩存芯片(5)的型號為CY7C09269V，所述的錄音緩存芯片(6)的型號為CY7C09269V，所述的嵌入式處理器((7)的型號為MPC860T，所述的放音緩存芯片(8)的型號為CY7C09269V，所述的EEPROM存儲器(9)的型號為93LC56，所述的10/100兆以太網口(10)的型號為LXT972A，所述的可編程邏輯器件(11)的型號為LC4256V，所述的PCI總線接口芯片(12)的型號為PCI9030，所述的CPCI連接器J1的型號為ERN1064176，所述的CPCI連接器J2的型號為ERN1064176。
專利摘要一種板卡式語音錄放器，所述的板卡式語音錄放器包括熱插拔控制芯片1、H.110總線接口芯片2、錄音緩存芯片3、可編程邏輯器件4、放音緩存芯片5、錄音緩存芯片6、放音緩存芯片8、EEPROM存儲器9、10/100兆以太網口10、可編程邏輯器件11、PCI總線接口芯片12、CPCI連接器J1和CPCI連接器J2，主要特點在于所述的板卡式語音錄放器包括嵌入式處理器7。在單板上帶有嵌入式處理器，可以把板卡的的控制流和語音流分開處理，語音流由嵌入式處理器來處理，直接由嵌入式處理器的網口輸入和輸出，而只有控制流經PCI總線受主控CPU板卡處理，于是大大減輕了主控CPU板的負荷。
文檔編號G06F13/00GK2833717SQ20052001148
公開日2006年11月1日 申請日期2005年4月5日 優先權日2005年4月5日
發明者何順蘭 申請人:何順蘭