專利名稱：存儲器存取控制裝置的制作方法
技術領域：
本發明涉及由作為處理裝置的處理器使處理器內部的時鐘停止來對存儲器進行存取的存儲器存取控制裝置。
背景技術：
目前，在處理器對存儲器進行存取的情況下，處理器內部的時鐘會停止。這是因為在圖1A所示的對存儲器的讀存取中，在將時鐘脈沖作為觸發脈沖來開始存取，到處理器內部從存儲器取出讀出數據，需要幾個時鐘的時間。即，在具有流水線的處理器內部，在存儲器存取期間(access stage)中，在從存儲器取出數據前需要停止工作時鐘的控制。
將處理器停止工作的時鐘循環數設定為對存儲器的讀存取(read access)、寫存取(write access)沒有區別的相同循環數。因此，如圖1B所示，處理器即使在對存儲器的寫存取中也按照與讀存取情況相同的循環數停止操作來進行存儲器存取。
但是，在從處理器對存儲器的寫存取中，如果從處理器內部輸出寫數據、存取地址和控制信號，那么可以進行對存儲器的寫入。即，處理器在寫存取中，可以對存儲器進行寫入而不停止工作時鐘。
但是，在現有的存儲器存取方法中，處理器不僅對存儲器進行讀存取，而且在進行寫存取的情況下，也停止處理器的工作時鐘。因此，在處理器對存儲器進行寫存取的情況下，存在處理器的處理能力下降的問題。

發明內容
本發明的目的在于提供一種存儲器存取控制裝置，在從處理器對存儲器進行寫存取的情況下，可以進行寫存取而不停止處理器的工作時鐘。
本發明的存儲器存取控制裝置包括檢測部，檢測從處理器對存儲器的存取請求是寫入請求還是讀出請求，并輸出與該檢測結果對應的時鐘控制請求信號；以及時鐘控制部，在時鐘控制請求信號表示對存儲器的讀出請求的情況下，使處理器的工作時鐘停止規定的時鐘循環數，而在時鐘控制請求信號表示從處理器對存儲器的寫入請求的情況下，不停止處理器的工作時鐘；其中，在處理器對存儲器進行存取時，處理器按時鐘控制部控制的工作時鐘來進行工作。
根據該結構，在從處理器對存儲器進行寫存取的情況下，可以進行存取而不停止處理器的工作時鐘，所以可以提高處理器的處理能力。
此外，本發明的存儲器存取控制裝置包括檢測部，檢測從處理器對存儲器的存取請求是寫入請求還是讀出請求，并輸出與該檢測結果對應的時鐘控制請求信號；以及時鐘控制部，按照時鐘控制請求信號是表示對存儲器的讀出請求的情況還是時鐘控制請求信號表示從處理器對存儲器的寫入請求的情況，將處理器的工作時鐘停止分別設定的規定的時鐘循環數；其中，在處理器對存儲器進行存取時，處理器按時鐘控制部控制的工作時鐘來進行工作。
根據該結構，在從處理器對存儲器的讀存取時和寫存取時，可以分別設定停止工作時鐘的循環數。因此，在寫存取時可以進行存取而不停止處理器的工作時鐘，所以可以提高處理器的處理能力。
此外，本發明的存儲器存取控制裝置采用以下結構包括任意設定使處理器的工作時鐘停止的時鐘循環數的時鐘停止循環設定部，時鐘控制部使工作時鐘停止設定于時鐘停止循環設定部中的停止的時鐘循環數。
根據該結構，對于配置在處理器周邊的存儲器來說，可以高效率地設定用于存儲器存取而需要停止的某個時鐘循環數。因此，可以提高處理器的處理能力。
本發明的存儲器存取控制裝置采用以下結構包括觸發器，分別以相同的級數保持從處理器輸出的對存儲器進行存取所需的控制信號、對存儲器的存取地址和對存儲器的寫入數據，并輸出到存儲器。
根據該結構，對于遠離處理器配置的存儲器的寫存取來說，可以進行對存儲器的存取而不停止處理器的工作時鐘，所以可以提高處理器的處理能力。
本發明的移動臺裝置采用包括上述存儲器存取控制裝置的結構。
通過在該結構中包括可以高速進行存儲器存取的處理器，可以提供能夠高效率地進行通信的移動臺裝置。
本發明的存儲器存取控制方法采用以下構成在處理器對存儲器進行存取時，檢測從處理器對存儲器的存取請求是寫入請求還是讀出請求，處理器按時鐘控制部控制的工作時鐘來工作，以便在存取請求表示對存儲器的讀出請求的情況下，將處理器的工作時鐘停止規定的時鐘循環數，而在時鐘控制請求信號表示從處理器對存儲器的寫入請求的情況下，不停止所述處理器的工作時鐘。


圖1A是表示現有的對存儲器的讀存取操作的定時圖；圖1B是表示現有的對存儲器的寫存取操作的定時圖；圖2是表示本發明實施例1的存儲器存取控制裝置的結構方框圖；圖3A是表示實施例1的寫存取操作的定時圖；圖3B是表示實施例1的讀存取操作的定時圖；圖4是表示本發明實施例2的存儲器存取控制裝置的結構方框圖；圖5是表示本發明實施例3的存儲器存取控制裝置的結構方框圖；圖6是表示本發明實施例3的存儲器存取控制裝置的結構一例的方框圖；圖7是表示實施例3的寫存取操作的定時圖；圖8是表示實施例3的讀存取操作的定時圖；以及圖9是表示本發明實施例4的移動臺裝置的結構方框圖。
具體實施例方式
本發明的存儲器存取控制裝置著眼于以下事實在處理器對存儲器進行寫存取的情況下，可以進行對存儲器的寫入而不停止工作時鐘。即，本發明的存儲器存取控制裝置在處理器對存儲器進行寫存取的情況下不停止處理器的工作時鐘。具體地說，本發明的存儲器存取控制裝置在寫存取時和讀存取時，采用分別設定停止處理器的工作時鐘的循環數的形態。由此，在寫存取時可以進行存取而不停止處理器的工作時鐘，可以提高處理器的處理能力。
以下，參照附圖來詳細說明本發明的存儲器存取控制裝置。
(實施例1)
以下，用圖2來說明本發明的實施例1。圖2是表示本發明實施例1的存儲器存取控制裝置的方框圖。
從圖可知，在處理器10的內部設置有命令解碼部11。命令解碼部11對輸入的命令代碼110進行解碼，將對存儲器17的寫存取信號111和讀存取信號112輸出到讀/寫檢測部12。
讀/寫檢測部12根據從命令解碼部11輸出的寫存取信號111和讀存取信號112，來判斷對存儲器17的存取是寫存取還是讀存取，輸出表示寫存取或讀存取的時鐘控制請求信號113。時鐘控制請求信號113是用于根據處理器10對存儲器17進行寫存取還是進行讀存取，來決定在存儲器存取時停止的循環數的信號。
地址解碼部13對命令代碼110中包含的存取地址進行解碼，輸出要進行存取的與存儲器17對應的存儲器選擇信號114。
時鐘發生部14輸出處理器10的系統時鐘(CLK)115。系統時鐘(CLK)115是不停止的時鐘。
時鐘控制部15根據從讀/寫檢測部12輸出的時鐘控制請求信號113和從地址解碼部13輸出的存儲器選擇信號114，來控制時鐘115并輸出處理器10的工作時鐘(PLCK)116。時鐘控制部15在需要停止工作時鐘(PLCK)116的情況下，相對于來自時鐘發生部14的時鐘115，輸出設定的循環數停止的時鐘116。該循環數對應于處理器10和存儲器間的流水線中的存儲器存取期間的長度。
存取控制部16根據從命令解碼部11輸出的寫存取信號111或讀存取信號112、以及從地址解碼部13輸出的存儲器選擇信號114，在流水線的存儲器存取期間輸出存儲器存取所需的允許寫信號{WE}117和允許讀信號{RE}118及片選(chip select)信號{CS}119。用{}括起來的信號表示低活動率的信號。
然后，處理器10通過將允許寫信號{WE}117、允許讀信號{RE}118、片選信號{CS}119、地址(AD)120、以及寫數據(DO)121輸出到存儲器17，在流水線的存儲器存取期間對存儲器17進行存取。
下面，對于上述結構的存儲器存取控制裝置，用圖2、圖3A、圖3B來說明寫存取時使時鐘停止的循環數為0、而讀存取時使時鐘停止的循環數為3個循環來進行存儲器存取的工作情況。
在實施例1中，以寫存取時使時鐘停止的循環數為0、而讀存取時使時鐘停止的循環數為3個循環作為缺省設定形態來進行說明，但在除此之外的循環數也可以作為缺省設定。停止的循環數最好按照處理器10和存儲器17的距離來設定。例如，在處理器10和存儲器17的距離大的情況下，增多停止的循環數。這是因為如果處理器10和存儲器17的距離遠，那么從處理器10對存儲器進行存取，并從存儲器17將數據返回到處理器10的時間增長。
圖3A是表示實施例1的寫存取時的操作的定時圖。圖3A是表示實施例1的讀存取時的操作的定時圖，在圖3A、圖3B中還分別同時表示相對于寫存取操作和讀存取操作的命令的流水線結構。圖3A表示以四連續持續寫存取命令時的流水線的定時，與最初的寫存取命令對應的流水線期間分別用F(0)、D(0)、MA(0)、EX(0)來表示。各流水線期間分別是F是取出命令代碼110的命令取出期間，D是對命令代碼110進行解碼的命令解碼期間，MA是根據已解碼的命令代碼110對存儲器17進行存取的存儲器存取期間，EX是對存儲器進行存取后執行各種處理的執行期間。
以后，與連續的寫存取命令對應的流水線期間同樣為F(1)...EX(1)、F(2)...EX(2)、F(3)...EX(3)。另一方面，圖3B所示的有關讀存取命令的流水線期間同樣也用F(0)、D(0)、MA(0)、EX(0)來表示。
命令解碼部11在流水線的命令解碼期間對命令代碼110進行解碼并輸出對存儲器17的寫存取信號111和讀存取信號112。讀/寫檢測部12根據從命令解碼部11輸出的寫存取信號111和讀存取信號112，輸出時鐘控制請求信號113。時鐘控制請求信號113在對存儲器17的寫存取的情況下為“Low(低)”電平，而在讀存取的情況下為“High(高)”電平。
地址解碼部13在流水線的命令解碼期間，對命令代碼110中包含的存取地址進行解碼，輸出與要進行存取的存儲器對應的存儲器選擇信號114。作為存取對象的存儲器是存儲器17的情況下，相對于存儲器17的存儲器選擇信號114為“High”電平，而在作為存取對象的存儲器是存儲器17以外的情況下，相對于存儲器17的存儲器選擇信號114為“Low”電平。
由此，如果時鐘控制請求信號113的輸出為“Low”電平，并且存儲器選擇信號114為“High”電平的期間，那么時鐘控制部15可以判斷為處理器10處于對存儲器17進行寫存取的情況。在該寫存取的情況下，時鐘控制部15在流水線的命令解碼期間，對于從時鐘發生部14輸出的不停止的時鐘115，輸出處理器的工作時鐘116，而不對處理器的工作時鐘施加停止控制。這是因為在寫存取時使時鐘停止的循環數是0。
如果時鐘控制請求信號113的輸出為“High”電平，并且存儲器選擇信號114為“High”電平的期間，那么時鐘控制部15可以判斷為處理器10處于對存儲器17進行讀存取的情況。在該讀存取的情況下，時鐘控制部15對于從時鐘發生部14輸出的未停止的時鐘115，在流水線的存儲器存取期間輸出使時鐘115停止三個循環量時鐘的時鐘116。這是因為在讀存取時使時鐘停止的循環數是3。于是，在讀存取時，在存儲器存取期間中停止處理器內部的操作并進行存儲器存取。
另一方面，存取控制部16根據來自命令解碼部11的寫存取信號111和讀存取信號112、以及從地址解碼部13輸出的存儲器選擇信號114，來輸出存儲器存取所需的允許寫信號{WE}117和允許讀信號{RE}118及片選信號{CS}119。
從圖3A還可知，在對存儲器17的寫存取時，允許寫信號117和片選信號119在存儲器存取期間都成為“Low”電平的信號。在存儲器存取期間中，存儲器17將從時鐘發生部14輸出的時鐘115的變化作為觸發脈沖，將寫數據(D0)121寫入在存取地址(AD)120中。在圖3A中，進行四次寫操作，所以允許寫信號117成為四個時鐘量的“Low”電平。
從圖3A可知，在讀存取時，允許讀信號118和片選信號119在存儲器存取期間都成為“Low”電平的信號。存儲器17在時鐘控制部15為了使處理器的工作時鐘停止而延長的存儲器存取期間，將從時鐘發生部14輸出的時鐘115的變化作為觸發脈沖，從地址(AD)120指定的地址將讀數據(DI)122讀入到處理器內部。
于是，實施例1的存儲器存取控制裝置在對存儲器的讀存取時和寫存取時，在流水線的存儲器存取期間可以分別設定使時鐘停止的循環數。因此，在寫存取時可以進行存取而不停止處理器的工作時鐘，所以可以提高處理器的處理能力。
(實施例2)本發明的實施例2具有實施例1的存儲器存取控制裝置，而且包括能夠任意地設定使工作時鐘停止的循環數的部件。
以下，用圖4來說明實施例2的存儲器存取控制裝置。圖4是表示實施例2的存儲器存取控制裝置的方框圖。
從圖中可知，處理器20在內部設有命令解碼部21。命令解碼部21對輸入的命令代碼210進行解碼并將對存儲器27的寫存取信號211和讀存取信號212輸出到讀/寫檢測部22。
讀/寫檢測部22根據從命令解碼部21輸出的寫存取信號211和讀存取信號212，判斷對存儲器27的存取是寫存取還是讀存取，輸出表示寫存取或讀存取的時鐘控制請求信號213。時鐘控制請求信號213是用于根據處理器20對存儲器27進行寫存取還是進行讀存取，來決定在存儲器存取時停止的循環數的信號。
地址解碼部23對命令代碼210中包含的存取地址進行解碼，輸出與要進行存取的存儲器27對應的存儲器選擇信號214。
時鐘發生部24輸出處理器20的系統時鐘(CLK)215。系統時鐘(CLK)215是不停止的時鐘。
時鐘控制部25根據從讀/寫檢測部22輸出的時鐘控制請求信號213和從地址解碼部23輸出的存儲器選擇信號214，來控制時鐘215并輸出處理器20的工作時鐘(PLCK)216。時鐘控制部25在需要停止工作時鐘(PLCK)216的情況下，相對于來自時鐘發生部24的時鐘215，輸出停止設定的循環數的時鐘216。該循環數對應于處理器20和存儲器間的流水線中的存儲器存取期間的長度。
時鐘停止循環設定部28是設定在存儲器存取時使時鐘停止時的循環數的部件。時鐘停止循環設定部28為用戶可從外部設定任意的循環數的部件。因此，可以按照處理器20和存儲器27的距離任意地設定停止的循環數。例如，在處理器20和存儲器27的距離大的情況下，可以增多停止的循環數。
因此，在時鐘控制部25需要停止時鐘的情況下，相對于來自時鐘發生部24的時鐘215，按照時鐘停止循環設定部28設定的停止循環數，在流水線的存儲器存取期間輸出時鐘停止的工作時鐘216。
存取控制部26根據從命令解碼部21輸出的寫存取信號211和讀存取信號212、以及從地址解碼部23輸出的存儲器選擇信號214，在流水線的存儲器存取期間輸出存儲器存取所需的允許寫信號{WE}217和允許讀信號{RE}218及片選信號{CS}219。
然后，通過將從處理器20輸出的允許寫信號{WE}217、允許讀信號{RE}218、片選信號{CS}219、地址(AD)220、以及寫數據(DO)221輸出到存儲器27，在流水線的存儲器存取期間對存儲器27進行存取。
下面，用圖4來說明實施例2的存儲器存取控制裝置的工作情況。
命令解碼部21在流水線的命令解碼期間對命令代碼210進行解碼并輸出對存儲器27的寫存取信號211和讀存取信號212。讀/寫檢測部22根據從命令解碼部21輸出的寫存取信號211和讀存取信號212，輸出時鐘控制請求信號213。時鐘控制請求信號213在對存儲器27的寫存取的情況下為“Low”電平，而在讀存取的情況下為“High”電平。
地址解碼部23在流水線的命令解碼期間，對命令代碼210中包含的存取地址進行解碼，輸出與要進行存取的存儲器對應的存儲器選擇信號214。在作為存取對象的存儲器是存儲器27的情況下，假設相對于存儲器27的存儲器選擇信號214為“High”電平，而在作為存取對象的存儲器是存儲器27以外的情況下，相對于存儲器27的存儲器選擇信號214為“Low”電平。
由此，如果時鐘控制請求信號213的輸出為“Low”電平，并且存儲器選擇信號214為“High”電平的期間，那么時鐘控制部25可以判斷為處理器20處于對存儲器27進行寫存取的情況。在該寫存取的情況下，在流水線的命令解碼期間，時鐘控制部25根據時鐘停止循環設定部27設定的在寫存取時需要停止的時鐘循環數，輸出對于從時鐘發生部24輸出的不停止的時鐘215施加時鐘停止控制的處理器的工作時鐘216。
如果時鐘控制請求信號213的輸出為“High”電平，并且存儲器選擇信號214為“High”電平的期間，那么時鐘控制部25可以判斷為處理器10處于對存儲器27進行讀存取的情況。在該讀存取的情況下，時鐘控制部25根據由時鐘停止循環設定部28設定的、在讀存取時需要停止的時鐘循環數，輸出對于從時鐘發生部24輸出的不停止的時鐘215施加時鐘停止控制的處理器的工作時鐘216。
另一方面，存取控制部26根據來自命令解碼部21的寫存取信號211和讀存取信號212、以及從地址解碼部23輸出的存儲器選擇信號214，來輸出存儲器存取所需的允許寫信號{WE}217和允許讀信號{RE}218及片選信號{CS}219。
在對存儲器27進行寫存取時，允許寫信號217和片選信號219在存儲器存取期間都成為“Low”電平的信號。在存儲器存取期間，存儲器27將從時鐘發生部24輸出的時鐘215的變化作為觸發脈沖，將寫數據(D0)221寫入在存取地址(AD)220中。
在讀存取時，允許讀信號218和片選信號219在存儲器存取期間都成為“Low”電平的信號。通過時鐘控制部25，為了使處理器的工作時鐘停止，在延長的存儲器存取期間中將從時鐘發生部24輸出的時鐘215的變化作為觸發脈沖，根據地址(AD)220指定的地址，將讀數據(DI)222從存儲器27讀入到處理器內部。
于是，實施例2的存儲器存取控制裝置可以通過用戶高效率地任意設定用于存儲器存取所需的時鐘循環數，所以可以提高處理器的處理能力。
而且，在對存儲器的讀存取時和寫存取時，在流水線的存儲器存取期間可以分別設定使時鐘停止的循環數，所以可以提高處理器的處理能力。
根據實施例2，通過用戶操作可任意地改變停止的時鐘數，所以根據處理器和其周邊配置的存儲器的位置關系等，可以高效率地設定存儲器存取需停止的工作時鐘的時鐘循環數。因此，可以提高處理器的處理能力而與硬件的設計無關。因此，存儲器存取控制裝置的通用性增強。
(實施例3)本發明的實施例3將實施例1或實施例2中的處理器和存儲器之間通過觸發器來連接。由此，來自處理器的存取時間與必要的對存儲器的寫存取相關聯，可始終以相同的定時來輸出控制信號和存取數據及寫數據。
以下，用圖5來說明實施例3的存儲器存取控制裝置。圖5是表示實施例3的存儲器存取控制裝置的方框圖。
從圖可知，處理器30在內部設有命令解碼部31。命令解碼部31對輸入的命令代碼310進行解碼，并將對存儲器37的寫存取信號311和讀存取312輸出到讀/寫檢測部32。
讀/寫檢測部32根據從命令解碼部31輸出的寫存取信號311和讀存取信號312，判斷對存儲器37的存取是寫存取還是讀存取，輸出表示寫存取或讀存取的時鐘控制請求信號313。時鐘控制請求信號313是用于根據處理器30對存儲器37進行寫存取還是進行讀存取，來決定在存儲器存取時停止的循環數的信號。
地址解碼部33對命令代碼310中包含的存取地址進行解碼，輸出與要進行存取的存儲器37對應的存儲器選擇信號314。
時鐘發生部34輸出處理器30的系統時鐘(CLK)315。系統時鐘(CLK)315是不停止的時鐘。
時鐘控制部35根據從讀/寫檢測部32輸出的時鐘控制請求信號313和從地址解碼部33輸出的存儲器選擇信號314，來控制時鐘315并輸出處理器30的工作時鐘(PLCK)316。時鐘控制部35在需要停止工作時鐘(PLCK)316的情況下，相對于來自時鐘發生部34的時鐘315，輸出設定的循環數停止的時鐘316。
存取控制部36根據從命令解碼部31輸出的寫存取信號311和讀存取信號312、以及從地址解碼部33輸出的存儲器選擇信號314，在流水線的存儲器存取期間輸出存儲器存取所需的允許寫信號{WE}317和允許讀信號{RE}318及片選信號{CS}319。
處理器30和存儲器37通過觸發器38來連接。觸發器38在處理器30和存儲器37間分別相同級數地保持從處理器30輸出的允許寫信號317、允許讀信號318、片選信號319、存取地址(AD)320、以及寫數據321(DO)。而且，觸發器38將從時鐘發生部34輸出的時鐘315作為觸發脈沖，輸出允許寫信號{WE_Q}323、允許讀信號{RE_Q}324、片選信號{CS_Q}325、地址(AD_Q)326、寫數據(DO_Q)327。
然后，在對存儲器37的寫存取時，存儲器37根據從觸發器38輸出的允許寫信號{WE_Q}323、允許讀信號{RE_Q}324、片選信號{CS_Q}325、地址(AD_Q)326、寫數據(DO_Q)327來進行存取。然后，存儲器37將從時鐘發生部34輸出的時鐘315的變化作為觸發脈沖，在存取地址(AD_Q)326中寫入寫數據(DO_Q)327。
下面，對于上述結構的存儲器存取控制裝置，用圖6、圖7、圖8來說明讀存取時使時鐘停止的循環數為0、讀存取時使時鐘停止的循環數為3個循環，進行觸發器的級數為1級的形態中的存儲器存取情況下的操作。
圖6是表示實施例3的存儲器存取控制裝置一例的圖。在圖6的例中，在處理器30和存儲器37之間連接1級的觸發器48。在圖6中，對于與圖5中說明過的部分相同的部分附以相同的標號，并省略說明。
圖7、圖8是表示本發明實施例3的操作的定時圖。在圖7、圖8中還表示處理器包括的流水線。F是命令取出期間，D是命令解碼期間，MA是存儲器存取期間，EX是執行期間。
命令解碼部31在流水線的命令解碼期間對命令代碼310進行解碼并輸出對存儲器37的寫存取信號311和讀存取信號312。讀/寫檢測部32根據從命令解碼部31輸出的寫存取信號311和讀存取信號312，輸出時鐘控制請求信號313。時鐘控制請求信號313在對存儲器37的寫存取的情況下為“Low”電平，而在讀存取的情況下為“High”電平。
地址解碼部33在流水線的命令解碼期間，對命令代碼310中包含的存取地址進行解碼，輸出與要進行存取的存儲器對應的存儲器選擇信號314。在作為存取對象的存儲器是存儲器37的情況下，假設相對于存儲器37的存儲器選擇信號313為“High”電平，而在作為存取對象的存儲器是存儲器37以外的情況下，相對于存儲器37的存儲器選擇信號313為“Low”電平。
由此，如果時鐘控制請求信號313的輸出為“Low”電平，并且存儲器選擇信號314為“High”電平的期間，那么時鐘控制部35可以判斷為處理器30處于對存儲器37進行寫存取的情況。在該寫存取的情況下，在流水線的命令解碼期間，時鐘控制部35對于從時鐘發生部34輸出的不停止的時鐘315，輸出處理器的工作時鐘316而不在處理器的工作時鐘中施加停止控制。這是因為在寫存取時，時鐘停止的循環數為0。
如果時鐘控制請求信號313的輸出為“High”電平，并且存儲器選擇信號314為“High”電平的期間，那么時鐘控制部35可以判斷為處理器30處于對存儲器37進行讀存取的情況。在該讀存取的情況下，時鐘控制部35相對于從時鐘發生部34輸出的不停止的時鐘315，在流水線的存儲器存取期間輸出使時鐘315停止3個循環量時鐘的時鐘316。這是因為在讀存取時使時鐘停止的循環數為3。于是，在讀存取時，在存儲器存取期間停止處理器內部的操作，進行存儲器存取。
另一方面，存取控制部36根據來自命令解碼部31的寫存取信號311和讀存取信號312、以及從地址解碼部33輸出的存儲器選擇信號314，來輸出存儲器存取所需的允許寫信號{WE}317和允許讀信號{RE}318及片選信號{CS}319。
如圖7所示，在對存儲器37進行寫存取時，允許寫信號317和片選信號319在存儲器存取期間都成為“Low”電平的信號。而且，允許寫信號317、片選信號319和存取地址(AD)320及寫數據(DO)321以時鐘315的上升沿作為觸發脈沖，按相同的定時由觸發器48鎖存、輸出。
從圖7可知，在對存儲器37進行寫存取時，允許寫信號323和片選信號325在存儲器存取期間都成為“Low電平的信號。在存儲器存取期間，將從觸發器48輸出的允許寫信號{WE_Q}323和片選信號{CS_Q}325以及觀察到錯開1個循環的存儲器存取期間的時鐘325的變化作為觸發脈沖，在存儲器37中的存取地址(AD_Q)326所示的地址中寫入寫數據327(DO_Q)。
下面說明上述的所謂的觀察后錯開1個循環。在圖7中，在存儲器37和處理器30之間插入觸發器48的情況下，開始的寫操作通常由MA(0)來執行。但是，將觸發器48在存儲器37和處理器30之間插入一級的情況下，由流水線的EX(0)來執行。即，在從流水線觀察到處理器30時，對存儲器37的寫操作實際上在錯開1個循環的EX(0)期間執行。因此，本實施例的存儲器存取與原來進行存取的MA(0)期間錯開。將這種情況稱為觀察后錯開1個循環。
從圖8可知，在對存儲器37的讀存取時，在通過時鐘控制部35為了停止處理器的工作時鐘而延長的存儲器存取期間中，允許寫信號318和片選信號319都成為“Low”信號。而且，允許寫信號318、片選信號319和存取地址(AD)32以時鐘315的上升沿作為觸發脈沖，按相同的定時由觸發器48鎖存。處理器30將觀察到作為觸發器48的輸出的、允許寫信號{RE_Q}324和片選信號{CS_Q}325以及觀察到錯開1個循環的存儲器存取期間的時鐘314的變化作為觸發脈沖，根據來自存儲器37的由地址(AD_Q)326所示的地址將讀數據(DI)322寫入到處理器內部。
于是，本實施例的存儲器存取控制裝置通過來自處理器的存取時間與必要的對存儲器的寫存取相關聯，通過觸發器將處理器和存儲器之間相連接，可始終按相同的定時來輸出控制信號和存取數據及寫數據。因此，通過處理器和存儲器間的延長，可以避免因數據和控制信號的定時偏差而使對存儲器的寫入出錯，并且可以不停止處理器的工作時鐘來進行存取，所以可以提高處理器的處理能力。
特別是根據實施例3，即使對于遠離處理器配置的存儲器進行寫存取，也可以對存儲器進行存取而不停止處理器的工作時鐘。由此，可以提高處理器的處理能力。
具體地說，處理器30用于對于存儲器37進行存取的信號{WE}、{CS}、(AD)、(DO)等具有各自不同的布線延長，在到達存儲器37的情況下，例如存儲器37前的(AD)的布線延長處于終端，(DO)的布線延長幾乎沒有的情況下，即使以相同的定時從處理器30輸出(AD)和(DO)的情況下，在到達存儲器37時(AD)和(DO)的定時錯開，有在無意義的地址中寫入數據的危險。特別是如果處理器30和存儲器37間的布線長，那么發生這種問題的可能性就更大。但是，根據實施例3，設有觸發器38，所以即使處理器30和存儲器37之間的布線增長，按相同的定時也可以使用于處理器30對存儲器37進行存取的信號{WE}、{CS}、(AD)、(DO)等到達存儲器37。由此，防止發生上述的問題。
(實施例4)在實施例4中，說明采用包括實施例1、實施例2和實施例3所示的存儲器存取控制裝置的處理器的移動臺裝置。圖9是表示本實施例的移動臺裝置的結構方框圖。
如圖所示，移動臺裝置50包括天線51、接收部52、發送部53、解調部54、調制部55、解碼處理部56、編碼處理部57、話音編解碼部58、數據輸入輸出部59、揚聲器60、以及話筒61。解碼處理部56包括處理器561、存儲器562、以及信號處理電路563，編碼處理部57包括處理器571、存儲器572、以及信號處理電路573。
接收部52對于經天線裝置51接收到的接收信號進行下變頻等無線接收處理。解調部54對于接收部52的輸出進行CDMA等的規定的解調處理。在調制部55中設置擴頻裝置551，所以可以適用于CDMA通信。
在解碼處理部56中，處理器561通過存儲器562在信號處理電路563間進行接收數據的解碼處理。此時從處理器561對存儲器562的存取使用實施例1、實施例2或實施例3所示的存儲器存取控制裝置來進行。解碼處理部56解碼過的數據被輸出到話音編解碼部58和數據輸入輸出裝置59。
話音編解碼部58對解碼處理部56的輸出中的話音信號進行解碼，從揚聲器60發出解碼過的話音。數據輸入輸出部59對解碼處理部的輸出的對話音信號以外的信號進行解碼，獲得接收數據。
話音編解碼部58對通過話筒61取入的話音信號進行編碼，輸出到編碼處理部57。數據輸入輸出部59取出話音信號以外的發送信號，輸出到編碼處理部57。
在編碼處理部57中，處理器571通過存儲器572在信號處理電路573間進行數據的解碼處理。此時的從處理器571對存儲器572的存取使用實施例1、實施例2或實施例3所示的存儲器存取控制裝置來進行。編碼處理部57編碼過的數據被輸出到調制部55。
調制部55對來自編碼處理部57的輸出進行CDMA等的規定的調制處理，輸出到發送部53。此外，在解調部54中設置解擴裝置541，所以可以適用于CDMA通信。
發送部53對調制部55的輸出信號進行上變頻等規定的無線發送處理，經天線51進行發送。
下面用圖9來說明上述結構的移動臺裝置50的發送時的工作情況。話音發送時，將從話筒61取入的話音信號進行AD變換并送至話音編解碼部58。AD變換過的話音信號由話音編解碼部58進行編碼，該編碼數據被輸入到編碼處理處理部57。然后，編碼數據在處理器571和信號處理電路573之間被卷積編碼。進而，將卷積編碼過的數據進行速率匹配處理，實施重復處理或刪截處理。然后，通過交織來進行數據的排列交換，被輸出到調制部55。
此時，處理器571和信號處理電路573間的數據輸入輸出通過存儲器572來進行。在此時的從處理器571到存儲器572的存取中，使用實施例1、實施例2或實施例3所示的存儲器存取控制裝置來進行。
在排列交換過的數據由調制部55進行數字調制后，進行DA變換并輸出到發送部53。數值調制過的數據在發送部53中被變換為無線信號，經天線51被無線發送。
另一方面，在非話音數據的發送時，通過數據輸入輸出部59輸入的非話音數據在編碼處理部57中按照數據的傳送速度來實施卷積編碼處理等的糾錯編碼處理。將速率匹配和交織過的非話音數據進行與上述話音數據處理相同的處理，并被無線發送。
下面說明接收時的工作情況。通過天線51接收到的電波由接收部52實施下變頻、AD變換等規定的無線接收處理，并輸出到解調部54。進行過無線接收處理的數據在解調部54中進行解調，并輸出到解碼處理部56。解調過的數據在解碼處理部56中在處理器561和信號處理電路563之間進行解交織，與發送時的交織相反地排列交換。而且，在將解交織過的數據進行速率匹配處理，實施維特比解碼等糾錯處理后，在數據為話音數據的情況下被輸出到話音編解碼部68。
在非話音數據的情況下，被輸出到數據輸入輸出部59。此時，處理器561和信號處理電路563間的數據輸入輸出通過存儲器562來進行。在此時的從處理器561對存儲器562的存取中，使用實施例1、實施例2或實施例3所示的存儲器存取控制裝置來進行。
然后，話音數據由話音編解碼部58進行解碼，通過揚聲器60輸出話音。非話音數據通過數據輸入輸出部59被輸出到外部。
于是，實施例4的移動臺裝置50對于與非話音數據有關的解碼處理部和編碼處理部，分別利用包括實施例1、實施例2和實施例3的存儲器存取控制裝置的處理器，可以進行高速的存儲器存取。由此，可以獲得能夠進行高速處理的移動臺裝置。
實施例4在調制部55中包括擴頻裝置542，在解調部54中包括解擴裝置541，所以可以適用于CDMA通信。
本說明書基于2000年8月30日申請的(日本)特愿，其內容全部包含于此。
產業上的可利用性如以上說明，根據本發明，在需要處理器內部停止時鐘來進行存儲器存取的存儲器和進行存取的情況下，通過采用在寫存取時和讀存取時包括分別設定使處理器的工作時鐘停止的循環數來進行存儲器存取的控制部的結構，能夠在寫存取時進行存取而不停止處理器的工作時鐘，所以可以提高處理器的處理能力。
權利要求
1.一種存儲器存取控制裝置，包括檢測部，檢測從處理器對存儲器的存取請求是寫入請求還是讀出請求，并輸出與該檢測結果對應的時鐘控制請求信號；以及時鐘控制部，在所述時鐘控制請求信號表示對所述存儲器的讀出請求的情況下，使所述處理器的工作時鐘停止規定的時鐘循環數，而在所述時鐘控制請求信號表示從所述處理器對所述存儲器的寫入請求的情況下，不停止所述處理器的工作時鐘；其特征在于，在所述處理器對所述存儲器進行存取時，所述處理器按所述時鐘控制部控制的工作時鐘來進行工作。
2.如權利要求1所述的存儲器存取控制裝置，其特征在于，包括任意設定使所述處理器的工作時鐘停止的時鐘循環數的時鐘停止循環設定部，所述時鐘控制部使所述工作時鐘停止設定于所述時鐘停止循環設定部中的所述停止的時鐘循環數。
3.如權利要求1所述的存儲器存取控制裝置，其特征在于，包括觸發器，分別以相同的級數保持從所述處理器輸出的、對所述存儲器進行存取所需的控制信號和對所述存儲器的存取地址及對所述存儲器的寫入數據，并輸出到所述存儲器。
4.如權利要求2所述的存儲器存取控制裝置，其特征在于，所述處理器和所述存儲器的距離越大，所述停止的時鐘循環數越多。
5.一種存儲器存取控制裝置，包括檢測部，檢測從處理器對存儲器的存取請求是寫入請求還是讀出請求，并輸出與該檢測結果對應的時鐘控制請求信號；以及時鐘控制部，按照所述時鐘控制請求信號是表示對所述存儲器的讀出請求的情況還是所述時鐘控制請求信號表示從所述處理器對所述存儲器的寫入請求的情況，將所述處理器的工作時鐘停止分別設定的規定的時鐘循環數；其特征在于，在所述處理器對所述存儲器進行存取時，所述處理器按所述時鐘控制部控制的工作時鐘來進行工作。
6.如權利要求5所述的存儲器存取控制裝置，其特征在于，包括任意設定使所述處理器的工作時鐘停止的時鐘循環數的時鐘停止循環設定部，所述時鐘控制部使所述工作時鐘停止設定于所述時鐘停止循環設定部中的所述停止的時鐘循環數。
7.如權利要求5所述的存儲器存取控制裝置，其特征在于，包括觸發器，分別以相同的級數保持從所述處理器輸出的對所述存儲器進行存取所需的控制信號、對所述存儲器的存取地址和對所述存儲器的寫入數據，并輸出到所述存儲器。
8.一種存儲器存取控制方法，其特征在于，在處理器對存儲器進行存取時，檢測從所述處理器對所述存儲器的存取請求是寫入請求還是讀出請求，所述處理器按所述時鐘控制部控制的工作時鐘來工作，以便在所述存取請求表示對所述存儲器的讀出請求的情況下，將所述處理器的工作時鐘停止規定的時鐘循環數，而在所述時鐘控制請求信號表示從所述處理器對所述存儲器的寫入請求的情況下，不停止所述處理器的工作時鐘。
9.如權利要求9所述的存儲器存取控制方法，其特征在于，使用觸發器，分別以相同的級數保持從所述處理器輸出的對所述存儲器進行存取所需的控制信號、對所述存儲器的存取地址和對所述存儲器的寫入數據，并從所述觸發器向所述存儲器輸出所述控制信號、對所述存儲器的存取地址和對所述存儲器的寫入數據。
10.一種移動臺裝置，其特征在于，包括通過存儲器對接收數據進行解碼的處理器，對所述處理器和所述存儲器采用權利要求8所述的存儲器存取控制方法。
11.一種移動臺裝置，其特征在于，包括通過存儲器對發送數據進行編碼的處理器，對所述處理器和所述存儲器采用權利要求8所述的存儲器存取控制方法。
全文摘要
本發明提供一種存儲器存取控制裝置,檢測從處理器(10)對存儲器(17)的存取請求是寫入請求還是讀出請求,在存取請求表示對存儲器(17)的讀出請求的情況下,將處理器(10)的工作時鐘停止規定的時鐘循環數,而在時鐘控制請求信號表示從處理器(10)對存儲器(17)的寫入請求的情況下,不停止處理器(10)的工作時鐘。
文檔編號G06F12/00GK1388928SQ01802556
公開日2003年1月1日 申請日期2001年8月6日 優先權日2000年8月30日
發明者池田徹哉, 澤井壽承, 岡本稔 申請人:松下電器產業株式會社