專利名稱：自適應功率管理方法和系統的制作方法
技術領域：
本發明 一般地涉及電子電路，更具體地涉及集成電路的自適應功率管理方法和系統，其中，集成電路包括增強型JFET集成電路。
技術背景作為過去數十年科技快速發展的結果，晶體管和其它半導體器件已經 成為各種不同電子組件的基礎構造塊。晶體管的一個或多個操作特性可能 受溫度變化和工藝變化(process variation)的影響。在一些應用中，晶體 管可能在整個操作溫度和工藝變化范圍內呈現不一致的性能。這種不一致 性能可能導致過大的功耗和/或其它操作缺陷。改進型晶體管器件相對于驅動電流可能具有很大的正溫度系數。這在 利用固定電源方案的高性能芯片設計方面可能是缺點。在驅動電流最低的 最低溫度處可能發生最低性能。如果使用較高的供給電壓(supply voltage)，例如0.55V而不是0.5V，則可在低溫下提高性能。但是在高溫 下，這可能不必要地浪費功率，并且潛在地導致熱問題。在增強模式結型 場效應晶體管(JFET)技術方面，柵極pn結二極管將由于負溫度系數 ( -2mV每攝氏度)而被更強地正向偏置，這可能導致柵極泄漏問題。利用自適應供給電壓方案，可以解決以上問題。此外，可將"很大 的"和"正的"溫度系數轉換為改進型晶體管電路設計中的優點。可以使 用溫度傳感來自適應地調整供給電壓。在高芯片溫度下，可以降低供給電 壓。而在低芯片溫度下，可以提高供給電壓，以使得可以在整個溫度范圍 內將驅動電流保持相對恒定。因為針對給定性能目標，在較高溫度下供給 電壓可以較低，所以較高溫度下的功率耗散較低，從而得到在芯片的熱設 計和封裝方面的優點。發明內容根據本發明一個實施例， 一種系統包括集成電路，該集成電路包括接 收供給電壓的一個或多個晶體管。該系統還包括基準晶體管，該基準晶體 管可操作來接收恒定電流，并產生根據溫度或工藝變化而變化的基準電 壓，其中，基準晶體管相對于溫度或工藝變化與一個或多個晶體管中的至 少一個相似地運作(動作)。該系統還包括比較器，該比較器可操作來對 基準電壓與所接收的供給電壓進行比較，并至少部分基于基準電壓與所接 收的供給電壓之間的差異來產生輸出。該系統還包括控制器，該控制器可 操作來至少部分基于比較器的輸出來調整所接收的供給電壓。根據本發明另一個實施例， 一種方法包括向基準晶體管提供恒定電 流。該方法還包括將與基準晶體管相關聯的電壓和集成電路的供給電壓進 行比較，其中，與基準晶體管相關聯的電壓在與基準晶體管相關聯的溫度 降低時增大，而在與基準晶體管相關聯的溫度升高時減小，并且其中，與 基準晶體管相關聯的電壓根據溫度以近似2毫伏每攝氏度的速率變化。該 方法還包括響應于與基準晶體管相關聯的電壓的變化而調整供給電壓。根據本發明各個實施例提供了許多技術優點。本發明的特定實施例可 以取決于實施方式而展現以下優點中的一些或全部，或者不展現任何以下 優點。在某些實施例中，可以在整個寬廣溫度范圍內為一個或多個晶體管 維持基本恒定的性能。在某些其它實施例中，可以使用片上結構來測量溫 度。在一些實施例中，可以降低功率耗散。從以下附圖、描述和權利要求中，本領域技術人員將很容易明了本發 明的其它技術優點。此外，雖然上面列舉了具體優點，但是各個實施例可 以包括所列舉的優點的全部或一些，或者不包括所列舉的優點。


為了更加完整地理解本發明及其優點，現在結合附圖來參考以下描 述，在附圖中圖1圖示了用于自適應功率管理的示例系統的框圖； 圖2圖示了 pn結在不同溫度下的電流和電壓特性；圖3圖示了可在數字邏輯電路中使用的示例JFET器件；圖4圖示了用在自適應功率管理系統中的溫度傳感設備的一個示例實 施例；圖5圖示了一個示例功率管理系統；以及圖6是圖示出用于自適應功率管理的一個示例方法的流程圖。
具體實施方式
圖1圖示了用于自適應功率管理的示例系統10的框圖。系統10的組 件可以以任何合適的配置來放置或連接。在某些數字邏輯電路中， 一個或 多個改進型晶體管器件可以具有正溫度系數。在較低溫度下可能出現較低 性能，而在較高溫度下可能出現較高性能。自適應功率管理系統10可用 來感測與這一個或多個器件中的至少一個相關聯的溫度，并自適應地調整 電壓供給以在整個溫度范圍內維持一致性能。在高芯片溫度下可以降低供 給電壓，而在低芯片溫度下可以提高供給電壓。系統10包括數字邏輯 12、電壓源14、溫度傳感器16、控制器18和反饋環路20。數字邏輯12可位于集成電路中，或者位于任何合適的位置。數字邏 輯12可以包括可操作來執行一個或多個功能的一個或多個晶體管或者其 它半導體組件。在某些實施例中，數字邏輯12可包括一個或多個結型場 效應晶體管(JFET)。 一些JFET可以具有低操作電壓和低閾值電壓。在 一些實施例中，操作電壓可以是0.5V或更低。系統可被用于在溫度變化或發生工藝變化時增大或減小供給電壓，以 確保晶體管在整個寬廣的溫度或工藝變化范圍內的一致性能。像系統10 一樣的自適應功率管理系統可用來在數字邏輯12處或數字邏輯12附近的 溫度升高時減小供給電壓，以及在數字邏輯12處或數字邏輯12附近的溫 度降低時增大供給電壓。該系統還可在降低功耗的同時在整個溫度范圍內 維持一致性能，例如， 一致的操作速度和驅動電流。可使用片上結構來讀 取數字邏輯12附近的溫度。電壓源14包括可操作來向數字邏輯12提供一個或多個電壓的任何合 適電路。在某些實施例中，電壓源14可以向數字邏輯12提供大約0.3至0.7V的電壓，以為一個或多個晶體管或其它半導體組件供電。在一些實施 例中，電壓源14向數字邏輯12內的諸如增強模式JFET之類的一個或多 個晶體管的柵極端子提供電壓。在某些其它實施例中，電壓源14可以向 數字邏輯12提供一電壓，并且數字邏輯12內的適當電路可以將該電壓轉 換為更高和/或更低電壓以供在數字邏輯12內使用。溫度傳感器16包括可操作來檢測、傳感數字邏輯12處或數字邏輯12 附近的一個或多個溫度變化或者以其他方式對溫度變化作出響應的任何合 適組件或組件集合。在一些實施例中，溫度傳感器16可以包括片上半導 體結構，例如用于感測目的的晶體管或二極管。例如，溫度傳感器16可 以包括對溫度變化起反應的二極管。二極管pn結兩端的電壓可能隨溫度 變化而變化，該電壓可以在諸如反饋環路20之類的反饋環路中用于調整 由電壓源14提供的電壓。溫度傳感器16還可以包括對溫度變化作出響應 的基準晶體管。基準晶體管的響應可被感測并用于調整由電壓源14提供 的電壓。在某些實施例中，基準晶體管可以與數字邏輯12中的至少一個 晶體管相同。在某些實施例中，基準晶體管可以包括以大約0.5V的操作 電壓操作的增強模式JFET。控制器18包括對電壓源14所提供的電壓進行調整的硬件、軟件和固 件的任何合適組合。控制器18可以響應于來自溫度傳感器16的一個或多 個信號來調整電壓源14。在某些實施例中，控制器18可以包括反饋環路 的一部分。反饋環路20包括溫度傳感器16、控制器18和電壓源14。反饋環路 20可用于在溫度變化時，測量并隨后調整與數字邏輯12相關聯的一個或 多個電壓。反饋環路20可實時地或者以設定間隔周期性地調整電壓。在某些實施例中，系統10還可對工藝和電壓變化進行補償。例如， 由電壓源14提供的電壓可能由于器件缺陷或限制而輕微波動。這些波動 進而可能提高或降低數字邏輯12內的一個或多個器件的溫度。溫度傳感 器16可以檢測這些溫度變化，并且控制器18可以使用該信息來更改電壓 源14所提供的電壓。系統IO因而可以補償電壓源14中的波動和變化。在某些實施例中，系統10還可以補償一個或多個半 體器件內的工藝變化。工藝變化可能導致半導體器件的一個或多個特性因器件不同而不 同，例如電壓閾值。系統IO可以采用包括與數字邏輯12內的那些器件相 似的一個或多個半導體器件的傳感器，其可用于減小工藝變化的影響。
圖2圖示了低功率JFET器件的pn結在兩個示例溫度下的電流和電壓 特性。在某些實施例中，當電流恒定時，pn結二極管電壓減小大約2 mV/。C。恒定電流在圖上通過虛線表示。如圖所示，在更高溫度下，電流/ 電壓曲線向左移動，從而導致電壓降低(在恒定電流的情況下)。在恒定 電流的情況下，溫度越高則電壓越低。該電壓可被監控并用于熱管理。
圖3圖示了可用在數字邏輯電路中的示例JFET器件90。 JFET器件 90并不按比例繪制，并且可以包括其它結構，但仍然落在本發明的范圍 內。器件90包括p型襯底93和n型襯底98、源極94、漏極95、柵極92 和pn結二極管96。當使用pn結二極管96的電流進行控制時，可以防止 二極管的正向偏壓(forward biasing)。在諸如增強模式JFET技術之類的 某些低壓技術中，柵極92和源極94之間(或者背柵極和源極94之間)的 pn結的強正向偏壓可能導致器件不操作。通過pn結二極管96來進行控制 可以防止這個問題。同時，高溫操作與低溫操作之間的速度差可以變得更 小。
圖4圖示了用于在自適應功率管理系統10中使用的溫度傳感器16的 一個示例實施例。傳感器16可以包括可操作來測量一個或多個半導體器 件處或其附近的溫度的任意的一個或多個組件。在某些實施例中，多個傳 感器可被實現為在芯片上的不同特定位置處具有不同最佳供給電壓。
傳感器16包括基準晶體管54。在此實施例中，基準晶體管54包括與 接地節點56相連的源極端子72和漏極端子74。基準晶體管54還包括與 恒定電流源52相連的柵極端子70。雖然未在圖4中示出，但是基準晶體 管54還可以包括可連接到地的本體端子(body terminal)。在圖示實施例 中，基準晶體管54是p型JFET。在某些實施例中，基準晶體管54應當與 包括數字邏輯12的一個或多個晶體管中的至少一個相似。如果基準晶體 管54與數字邏輯12中的晶體管相似地對溫度變化起反應，則基準晶體管 54可被監控并被用作反饋環路20的一部分來調整電壓源14。與基準晶體管54相關聯的電壓，例如在柵極pn結兩端的電壓，可以隨著溫度變化而 變化，并且該變化可在反饋環路20中用于修正電壓源14以補償這些溫度 變化。
恒定電流源52操作來向基準晶體管54的柵極端子70提供恒定電流。 恒定電流源52包括可操作來執行該功能的任何組件或組件系統，例如， 簡單的晶體管電流源。恒定電流源52可連接到一個或多個電壓節點，例 如節點58，其向恒定電流源52供電。
傳感器16還可以包括比較器60。比較器60可用作(正或負)反饋環 路的一部分，反饋環路對電壓源14進行調整以補償一個或多個溫度變 化。在此示例實施例中，比較器60包括輸入節點66，輸入節點66接收基 準晶體管54的柵極端子70處的電壓作為輸入。比較器60還包括輸入節點 64，輸入節點64接收由數字邏輯電路12內的一個或多個晶體管使用的供 給電壓62作為輸入。在某些實施例中，該供給電壓62被施加于數字邏輯 12內的一個或多個JFET的柵極端子。供給電壓62可從電壓源14輸出 (如圖4所示)，或者可以來自數字邏輯12內部。比較器60對供給電壓 62與耦合到輸入節點66的、基準晶體管54的柵極端子70處的電壓進行 比較。比較器60至少部分基于供給電壓62與輸入節點66處的基準電壓之 間的差異來向節點68輸出電壓。節點68處的輸出電壓按照比較器的兩個 輸入節點64與66處的電壓之間的差異而改變。節點68處的輸出電壓可被 饋送給控制器18，并在反饋環路20中用于更改供給電壓62，直到(輸入 節點64與66處的)比較器的兩個輸入電壓落在相互可接受的范圍內為 止。
控制器18可接收節點68處的輸出電壓，并至少部分基于節點68處的 電壓值來向上或向下調整電壓源14。在某些實施例中，該調整對供給電壓 62進行更改直到其近似等于基準晶體管54的柵極端子70處的電壓為止。
在操作時，傳感器16如下所示地工作。基準晶體管54接收來自恒定 電流源52的恒定電流。基準晶體管54包括在其柵極端子與晶體管溝道之 間的pn結。來自恒定電流源52的電流流經該pn結并在柵極端子處產生電 壓。如果基準晶體管54處或基準晶體管54附近的溫度恒定，并且來自恒定電流源52的電流恒定，則基準晶體管54的柵極端子70處的電壓也將相 對恒定。
隨著溫度升高，基準晶體管54的pn結二極管電壓在電流恒定時以大 約2 mV/。C降低。可使用該關系響應于一個或多個溫度變化來更改電壓源 14。例如，當pn結二極管電壓降低時，比較器60在輸入節點66處接收該 降低的電壓。供給電壓62現在將大于節點66處的晶體管基準電壓，并且 比較器60將至少部分基于該差異來在節點68處輸出電壓。節點68處的電 壓隨后可被諸如控制器18之類的其它組件用于自適應地調整電壓源14以 降低供給電壓62，直到其近似等于基準晶體管54的柵極端子70處的基準 電壓為止。
如果溫度降低，將發生相反的效果。基準晶體管54的pn結二極管電 壓升高，并且比較器60在輸入端子66處接收該升高的電壓。比較器60與 控制器18隨后可操作來提高供給電壓62，直到其近似等于基準晶體管54 的柵極端子70處的基準電壓為止。
因此，隨著溫度升高，數字邏輯電路12中的一個或多個晶體管的速 度或驅動電流也增大。為了防止過大的功率耗散并在整個溫度范圍內產生 更加一致的速度和驅動電流，系統IO可用來減小用于使數字邏輯12中的 一個或多個晶體管操作的供給電壓62。可實施這個動作來隨著溫度升高而 減慢晶體管或者降低晶體管的驅動電流，這可以防止對晶體管造成破壞并 且還可以防止晶體管的正向偏壓。此外，由于晶體管以較低的供給電壓62 操作，所以可以降低功耗。相反，隨著溫度降低，晶體管的速度或驅動電 流也可能降低。在該情形下，本發明可用于提高供給電壓62以增大晶體 管的速度或驅動電流，以確保在整個寬廣溫度范圍內的一致性能。在某些 實施例中，芯片溫度范圍-10 GC至125 。C可引起供給電壓高達400mV的 自適應調整。例如，依據溫度變化，可將供給電壓調整到300mV和 700mV之間的任何值。
傳感器16還操作來將數字邏輯12內的晶體管的柵極pn結電壓保持在 接通電壓(cut-in voltage)以下。隨著溫度升高，接通電壓降低，并且存 在晶體管可能變為正向偏置的風險。但是，在溫度升高時供給電壓62被降低，這降低了晶體管變為正向偏置的風險。相反，隨著溫度降低，接通 電壓增大，因而供給電壓62可被增大而不存在正向偏置晶體管的風險。
圖5圖示了示例功率管理系統100。功率管理系統100的組件可以以 任何合適配置來放置或連接。系統100至少部分基于溫度變化來生成控制 信號118以調整供給電壓。功率管理系統IOO包括脈沖寬度調制器 (PWM) 102、傳感器104、數字邏輯106、晶體管110和112、電感器 114、電容器116和恒溫環境122。
在功率管理系統100中，可使用傳感器104來檢測數字邏輯106附近 的溫度變化。傳感器104和數字邏輯106處于恒溫環境122中，這意味著 傳感器104處的溫度處于或接近數字邏輯106的溫度。因為它們接近相同 溫度，所以傳感器104所檢測到的溫度變化可被用于調整在節點126處供 給數字邏輯106的電壓。
當傳感器104檢測到溫度變化時，向PWM 102發送控制信號118。 PWM 102使用控制信號118來判斷如何調整供給數字邏輯106的電壓。 PWM 102可以至少部分基于控制信號118來輸出一個或多個信號。PWM 102所輸出的信號可被用于選擇性地導通和截止晶體管110和112，以在 節點124處產生適當電壓。晶體管110與外部電壓源108和節點124耦 合。晶體管112與節點124和接地節點120耦合。
在節點124處產生的電壓可由電感器114和電容器116濾波。該L-C 濾波器可用于減小節點126處的電壓紋波。這樣，PWM102使用控制信號 118來判斷應當向上還是向下調整在節點126處供給數字邏輯106的電 壓。PWM 102的輸出在節點124處產生適當電壓，并且該電壓經過濾波然 后被發送到節點126，在節點126處該電壓可由數字邏輯106使用。通過 這個處理，功率管理系統100可操作來至少部分基于在數字邏輯106附近 測得的溫度來調整數字邏輯106的供給電壓，以在整個溫度范圍內維持恒 定性能。
圖6是圖示出自適應功率管理系統10的一個示例方法300的流程圖。 具體地，所圖示的方法可響應于一個或多個溫度變化來調整電壓源14。在 適當的情況下，圖6所圖示的步驟可被組合、修改或者刪除。還可以向該示例操作添加額外步驟。此外，可以任何順序來執行所描述的步驟。
方法開始于步驟310。在步驟S310中，向基準晶體管54提供恒定電 流。在某些實施例中，基準晶體管54與數字邏輯12內的一個或多個晶體 管中的至少一個相似。基準晶體管54還包括針對一個或多個溫度變化以 大約-2 mV/°C進行調整的電壓。
在步驟320中，監控對溫度變化起反應的基準晶體管54的電壓。在 某些實施例中，該電壓可以是在基準晶體管54的柵極端子70處的電壓。 可以以各種方式來監控基準電壓。在一些實施例中，可以監控隨著溫度變 化的pn結電壓。
在步驟330中，可將基準晶體管54的基準電壓與用于數字邏輯12的 供給電壓62相比較。可以使用比較器60，比較器60接受基準晶體管54 的基準電壓和供給電壓62作為輸入。比較器60可以至少部分基于基準晶 體管54的基準電壓與供給電壓之間的差異來輸出值。該值可在反饋環路 20中用于調整供給電壓62。
在步驟340中，對基準晶體管54的基準電壓與供給電壓進行比較以 判斷它們是否近似相等。如果它們近似相等，則不需做任何調整，如步驟 350所示。如果電壓不近似相等，則方法繼續到步驟360。在這種情況下 "近似相等"指的是電壓相互在對于系統的所需操作而言可接受的范圍 內。該范圍可以取決于數字邏輯12或者正在監控的任何其它電路的細節 而變化。
在步驟360中，對基準晶體管54的基準電壓與供給電壓62進行比較 以判斷哪個更大。如果基準電壓更大，則電路溫度必然已降低，并且可以 在歩驟370增大供給電壓62，以使得數字邏輯12中的晶體管的速度和驅 動電流也可以增大。供給電壓62的增大可有助于阻遏溫度降低的效果， 從而在整個溫度范圍內為數字邏輯12中的晶體管提供更加恒定的性能。
如果基準晶體管54的基準電壓低于供給電壓62，則電路的溫度必然 已升高，并且可在步驟380中減小供給電壓62，以同樣減小數字邏輯12 中的晶體管的速度和驅動電流。這可以防止晶體管的過大功耗。還可以防 止數字邏輯12中的一個或多個晶體管的正向偏壓。還可以在溫度升高時允許更加恒定的晶體管性能。
比較器60的輸出可被用作連續地調整供給電壓62的反饋環路20的輸 入，直到供給電壓62近似匹配基準晶體管54的電壓為止。隨著基準晶體 管54的基準電壓增大，供給電壓62可被增大。隨著基準晶體管54的基準 電壓減小，供給電壓62可被減小。可在環路中連續執行步驟310-380，以 使得可針對任何溫度變化來自適應地調整供給電壓62。可以以任何合適的 時間間隔來進行對供給電壓62的調整。
雖然己經結合若干實施例描述了本發明，但是，本領域技術人員可得 到啟示而進行大量改變、變更、更改、變換和修改，并且本發明意欲包含 落在權利要求的范圍內的這些改變、變更、更改、變換和修改。
權利要求
1.一種系統，包括集成電路，該集成電路包括接收供給電壓的一個或多個晶體管；基準晶體管，可操作來接收恒定電流，并產生根據溫度或工藝變化而變化的基準電壓，其中，所述基準晶體管相對于溫度或工藝變化與所述一個或多個晶體管中的至少一個相似地運作；比較器，可操作來對所述基準電壓與所接收的供給電壓進行比較，并至少部分基于所述基準電壓與所接收的供給電壓之間的差異來產生輸出；以及控制器，可操作來至少部分基于所述比較器的輸出來調整所接收的供給電壓。
2. 根據權利要求1所述的系統，其中，所述基準電壓以近似2毫伏每攝氏度的速率減小。
3. 根據權利要求1所述的系統，其中，所述基準晶體管包括增強模式JFET。
4. 根據權利要求3所述的系統，其中，所述基準晶體管包括與接地節點耦合的漏極端子和源極端子。
5. 根據權利要求1所述的系統，其中，所述基準晶體管在柵極端子處接收所述恒定電流。
6. 根據權利要求1所述的系統，其中，所述供給電壓在0.3V和0.7V之間。
7. 根據權利要求1所述的系統，其中，所述供給電壓不超過所述一個或多個晶體管的pn結正向偏置電壓。
8. 根據權利要求1所述的系統，其中，所述控制器在所述基準晶體管的溫度升高時降低所述供給電壓，并在所述基準晶體管的溫度降低時提高所述供給電壓。
9. 根據權利要求1所述的系統，其中，所述控制器在所述基準晶體管的接通電壓由于工藝變化而降低時降低所述供給電壓，并在所述基準晶體管的接通電壓由于工藝變化而升高時提高所述供給電壓。
10. 根據權利要求1所述的系統，其中，所述控制器包括反饋環路，該反饋環路調整所述供給電壓以近似匹配所述基準電壓。
11. 根據權利要求1所述的系統，其中，所述一個或多個晶體管的柵極端子可以接收近似等于所述供給電壓的電壓水平。
12. —種方法，包括向基準晶體管提供恒定電流；將與所述基準晶體管相關聯的電壓和集成電路的供給電壓進行比較，其中，與所述基準晶體管相關聯的電壓在與所述基準晶體管相關聯的溫度降低時或者在所述基準晶體管的接通電壓由于工藝變化而降低時增大，并且其中，與所述基準晶體管相關聯的電壓在與所述基準晶體管相關聯的溫度升高時或者在所述基準晶體管的接通電壓由于工藝變化而升高時減小，并且其中，與所述基準晶體管相關聯的電壓根據溫度以近似2毫伏每攝氏度的速率減小；以及響應于與所述基準晶體管相關聯的電壓的變化而調整所述供給電壓。
13. 根據權利要求12所述的方法，其中，所述基準晶體管包括JFET。
14. 根據權利要求12所述的方法，其中，反饋環路被用于調整所述供給電壓，并且其中，所述反饋環路包括所述基準晶體管；比較器，可操作來對與所述基準晶體管相關聯的電壓和所述供給電壓進行比較；以及控制器，可操作來響應于與所述基準晶體管相關聯的電壓的變化而調整所述供給電壓。
15. 根據權利要求12所述的方法，其中，所述基準晶體管包括JFET，所述JFET的源極端子和漏極端子與接地節點耦合。
16. 根據權利要求12所述的方法，其中，所述供給電壓在0.3V和0.7V之間。
17. 根據權利要求12所述的方法，其中，所述集成電路包括一個或多個晶體管，并且其中，所述一個或多個晶體管中的至少一個具有與所述基準晶體管相同的器件結構。
18. 根據權利要求n所述的方法，其中，所述集成電路中的所述一個或多個晶體管中的至少一個的柵極端子可以接收近似等于所述供給電壓的電壓水平。
19. 根據權利要求12所述的方法，其中，與所述基準晶體管相關聯的電壓包括在所述基準晶體管的柵極端子處的電壓。
20. 根據權利要求12所述的方法，其中，對與所述基準晶體管相關聯的電壓和集成電路的供給電壓進行比較包括至少部分基于與所述基準晶體管相關聯的電壓和所述供給電壓之間的差異來產生電壓輸出。
21. —種系統，包括集成電路，該集成電路包括一個或多個JFET，所述JFET在柵極端子處接收供給電壓，其中，所述供給電壓在0.3V和0.7V之間；基準JFET，該基準JFET包括源極端子、漏極端子和附接于地的本體，所述基準JFET可操作來接收恒定電流，并在柵極端子處產生根據溫度以近似2毫伏每攝氏度的速率變化的基準電壓，其中，所述基準電壓在溫度降低時增大，并且在溫度升高時減小；其中，所述基準電壓還作為所述基準JFET的工藝變化的函數而變化；比較器，可操作來接收所述基準電壓和所述供給電壓作為輸入，并且可操作來至少部分基于所述基準電壓和所述供給電壓之間的差異來產生輸出；以及控制器，可操作來使用所述比較器的輸出來調整所述供給電壓，直到該供給電壓近似等于所述基準電壓為止。
全文摘要
一種系統包括集成電路，該集成電路包括接收供給電壓的一個或多個晶體管。該系統還包括基準晶體管，該基準晶體管可操作來接收恒定電流，并產生根據溫度或工藝變化而變化的基準電壓，其中，基準晶體管相對于溫度或工藝變化與一個或多個晶體管中的至少一個相似地運作。該系統還包括比較器，該比較器可操作來對基準電壓與所接收的供給電壓進行比較，并至少部分基于基準電壓與所接收的供給電壓之間的差異來產生輸出。該系統還包括控制器，該控制器可操作來至少部分基于比較器的輸出來調整所接收的供給電壓。
文檔編號G05F1/46GK101675394SQ200880014619
公開日2010年3月17日 申請日期2008年5月2日 優先權日2007年5月3日
發明者閔勝基(Nmi) 申請人:帝斯曼方案公司