一種永磁同步電機電流采集裝置的制造方法
【技術領域】
[0001]本實用新型涉及電流采集裝置，尤其是一種基于FPGA的永磁同步電機電流采集裝 置。
【背景技術】
[0002] 在永磁同步電機控制系統中，電流采樣的作用就是檢測交流同步電機的三相定子 電流，并轉換成相應的數字信號輸入到FPGA中進行運算和處理。電流采樣的精度和實時性 在很大程度上決定了系統的動、靜態性能。因此，精確的電流檢測是提高控制精度、穩定性 和快速性的重要條件，也是實現高性能電流閉環控制系統的關鍵。在永磁同步電機控制系 統中，常見的電流檢測方案有兩種：
[0003] -種是使用采樣電阻。通過采樣電阻可以直接將主電路的電流信號轉化為電壓信 號送給控制電路。但是這樣容易將主電路的干擾信號帶入控制電路，所以必須加入隔離電 路，將控制電流和主電路進行隔離，否則容易燒壞控制電路。
[0004] 另一種是使用霍爾傳感器，其是普遍采用的電流檢測元件，最大的優點是可以做 到電流隔離檢測，響應快捷，并且安裝方便。然而這種方法在電流檢測上也有它的不足之 處，霍爾傳感器的輸出和A/D采集的輸入端不匹配，測量的信號具有尖刺等，這些不足之處 會影響電機的整個控制系統。為了能夠改善上面的不足之處，本實用新型針對以上問題，結 合電機控制系統中電流采樣的特點，進行了優化和改進。 【實用新型內容】
[0005] 本實用新型目的是針對【背景技術】中的霍爾傳感器檢測電流的不足，結合電機控制 系統中電流采樣的特點，提出了一種高性能的電機電流采樣裝置。該裝置在三相定子電流 檢測階段，能夠得到高效穩定的電流值，使得滿足電機控制系統所要求的穩定性和精度要 求。
[0006] 為了實現上述目的，本實用新型通過以下技術方案實現：
[0007] 一種永磁同步電機電流采集裝置，包括FPGA處理器、觸摸屏顯示模塊、三相定子電 流采集單元、上位機和上位機通信單元;觸摸屏顯示模塊的輸出端與FPGA處理器內部接口 電路的輸入端連接;三相定子電流采集單元的輸出端與FPGA處理器的GPI0 口連接，并對其 數據進行濾波處理;上位機通過無線wif i和RS485總線方式和上位機通信單元連接，上位機 通信單元與FPGA處理器內部的接口電路相連。
[0008]所述三相定子電流采集單元包括A/D采集模塊、定子電流檢測模塊、三相定子電流 11]、1￥、頂;首先永磁同步電機通過1?1產生的三相定子電流11]、1￥、頂，其輸出端的信號直接 與定子電流檢測模塊的霍爾傳感器的輸入端相連，定子電流檢測電路模塊的輸出端信號直 接與A/D采集模塊的輸入端相連，最后A/D采集模塊的輸出端與FPGA處理器的GPI0 口相連。 [0009] 所述的FPGA處理器采用Altera公司的Cyclone IV系列。
[0010]所述的觸摸屏為電容式觸摸屏或是電阻式觸摸屏。
[0011] 所述上位機通信單元包括無線wifi通信模塊和有線RS485通信模塊，可以進行有 線和無線通信，增加了可靠性和靈活性。
[0012] 本實用新型在儀器上可使用觸摸屏對采集電流進行數字顯示，方便觀察。
[0013] 本實用新型基于FPGA處理器的永磁同步電機電流采集裝置，其具有結構簡單、成 本低廉、米集方便、尚效穩定、精確度尚等特點。
【附圖說明】
[0014] 圖1是本實用新型永磁同步電機電流采集裝置總體框圖。
[0015] 圖2是本實用新型觸摸屏顯示硬件電路結構圖。
[0016]圖3是本實用新型三相定子電流采集單元的檢測模塊電路圖。
[0017] 圖4是本實用新型改進的FIR濾波器算法部分框圖。
【具體實施方式】
[0018] 下面結合附圖和實施例對本【實用新型內容】作進一步的說明，但不是對本實用新型 的限定。
[0019] 參照圖1，本實用新型永磁同步電機電流采集裝置，包括FPGA處理器、觸摸屏顯示 模塊、三相定子電流采集單元、上位機和上位機通信單元;觸摸屏顯示模塊的輸出端與FPGA 處理器內部接口電路的輸入端連接;三相定子電流采集單元的輸出端與FPGA處理器的GPI0 口連接，并對其數據進行濾波處理;上位機通過無線wif i和RS485總線方式和上位機通信單 元連接，上位機通信單元與FPGA處理器內部的接口電路相連。
[0020]所述三相定子電流采集單元包括A/D采集模塊、定子電流檢測模塊、三相定子電流 IU、IV、IW;永磁同步電機通過IPM產生的三相定子電流11]、1￥、11，其輸出端的信號直接與定 子電流檢測模塊的霍爾傳感器的輸入端相連，通過霍爾傳感器進行信號采集，采集來的信 號通過運放放大器進行放大，再經過隔離和限幅處理，使其能夠符合A/D轉換器的輸入范 圍-3~3V;定子電流檢測模塊的輸出端信號直接與A/D采集模塊的輸入端相連，A/D采集模 塊的輸出端與FPGA處理器的GPI0 口相連，通過改進的FIR濾波器處理，使其在上位機和觸摸 屏顯示模塊上對電流數據進行波形或者數字顯示。
[0021]參照圖2,是本實用新型觸摸屏顯示硬件電路結構圖。以電阻式觸摸屏為例， ADS7843E芯片實現對觸摸屏的控制，主要依靠其模擬輸入模塊實現電極電壓的切換，并進 行快速A/D轉換。通過SPI數字通信接口與FPGA建立通信連接，白色LED背光電源驅動硬件電 路的開關控制信號來自于FPGA處理器。
[0022]參照圖3,是本實用新型的三相定子電流采集單元的檢測模塊電路圖。以IU相電流 為例，通過霍爾傳感器測得其值。當霍爾傳感器的輸入電流為6A時，根據磁平衡公式Ip*Np = Is*Ns，可以根據100歐的采樣電阻得到兩端電壓u0 = 2.5+100*6/192 = 5.625V。同樣，當 輸入相反方向的電流6A，也可以得到u0 = 2.5-100*6/192 = -0.625V的電壓輸出。圖3所示A/ D轉換器的輸入信號是在_3~3V之間，將霍爾傳感器所得到信號經過運算放大器進行放大， 再經過跟隨器的隔離和限幅后，將得到的檢測值輸入到A/D采集模塊中，最后通過A/D采集 把數據信號傳輸到FPGA處理器中。
[0023]參照圖4,是本實用新型改進的FIR濾波器算法框圖。FIR濾波器是采用分布式算 法，主要基于查找表尋址來實現乘累加。分布式算法在完成乘加功能時是將各輸入數據每 一比特位對LUT進行尋址，LUT本質上就是一個RAM。圖4所示的串行信號的輸入通過不斷的 把寄存器輸出的最高位不斷的從LUT分離出來，再由一個雙向選擇器和一個全加器來代替 這部分LUT，然后通過使用開關逐步替換掉次高位，最后把所得到的數據傳遞給下一級累加 器進行累加，這樣依次對剩下的各個數據位進行同樣的操作。最終實現對數據信號的FIR濾 波處理。改進的FIR濾波器實現速度快，減少了運算所需要的ROM，特別是濾波階數越高，其 優勢更加明顯。
[0024]步驟一:在時域中，FIR濾波器的輸入輸出過程是一個輸入信號與單位脈沖響應進 行線性卷積的過程，其差分方程表達式為：
[0026] 式中，y(n)為濾波輸出，x(n)為采樣數據，h(n)為濾波器抽頭系數。
[0027] 步驟二:分布式算法(DA)可將乘法運算轉移為移位相加運算，從而節約硬件資源。 若令Hk為濾波器系數，x k(n)為η時刻的采樣輸入，y(n)為η時刻的系統響應，那么式⑴就可 以等效于下式：
[0029]把數據的源數據格式規定為2的補碼形式，則有：
[0031]式中，Xkb(n)為二進制數，可取值為0或者l;xk〇(n)為符號位，為0表示數據為正，為 1表示數據為負。因此，將(3)式代入到(2)式可得：
[0033]式(4)的形式被稱為分布式算法。可以看出，方括號內表不輸入變量的一個數據位 和所有濾波器抽頭系數Ho~Hn的每一位進行"與"運算并求和。對于FIR濾波器，其抽頭系數 Hn為常數，所以可以事先構造一個LUT查找表。該查找表存儲了所有的XkbHk的乘積值，通過 輸入(xk b(n)，Xkb(n-l)，~，Xkb(0))對該表尋址，然后查的值乘上2%移位累加便得到濾波 器的輸出y(n)。對此可以通過硬件連線來實現，這樣就會減少實用新型中FPGA處理器占用 的邏輯資源。
[0034]步驟三:為兼顧速度和面積，本實用新型中的濾波器采用了一種基于DA算法原理 的改進FIR濾波器，其核心思想就是使用多個雙向選擇器，利用系數的對稱性逐步代替掉 LUT。該結構的推導式為：
[0035] LUT (bk-1，bk-2，…，bi，bo) = LUT (bk-2，…，bi，bo) + {wk-1，0}
[0036] =LUT(bk-3, ··· ,bi,bo) + {wk-i,0} + {wk-2,0} (5)
[0037] =··· = {wk-i,0} + {wk-2,0}+---+{wo,0}
[0038] 式中，bk為LUT規則表中xkbHk對應值，wk為雙向選擇器衍生值。從式(5)可以看出，該 算法是把寄存器的輸出的最高位不斷反復的從LUT分離出來，由一個雙向選擇器和一個全 加器來代替這部分LUT，從而達到減小LUT的目的，然后再次通過使用選擇開關逐步替換掉 次高位，再次減小LUT的容量，在對LUT進行反復的簡化之后，原來LUT結構被雙向選擇器和 加法器完全代替掉，最后得到不包含LUT的DA算法結構。圖4所示Si為符號控制，當Si = 1時， 輸出值取反，當S1 = 0時，輸出值不變。該結構可以完全不再占用更多的LUT和乘法器，可以 節省ROM資源40%以上，顯著的降低了FIR濾波器的復雜程度，并提高了運算速度。
【主權項】
1. 一種永磁同步電機電流采集裝置，其特征在于：包括FPGA處理器、觸摸屏顯示模塊、 三相定子電流采集單元、上位機和上位機通信單元;觸摸屏顯示模塊的輸出端與FPGA處理 器內部接口電路的輸入端連接;三相定子電流采集單元的輸出端與FPGA處理器的GP10 口連 接，并對其數據進行濾波處理;上位機通過無線wif i和RS485總線方式和上位機通信單元連 接，上位機通信單元與FPGA處理器內部的接口電路相連。2. 根據權利要求1所述的永磁同步電機電流采集裝置，其特征在于:所述三相定子電流 采集單元包括A/D采集模塊、定子電流檢測模塊、三相定子電流IU、IV、IW;永磁同步電機通 過IPM產生的三相定子電流IU、IV、IW，其輸出端的信號直接與定子電流檢測模塊的霍爾傳 感器的輸入端相連，定子電流檢測模塊的輸出端信號直接與A/D采集模塊的輸入端相連， A/D采集模塊的輸出端與FPGA處理器的GPIO 口相連。
【專利摘要】本實用新型公開了一種永磁同步電機電流采集裝置，包括FPGA處理器、觸摸屏顯示模塊、三相定子電流采集單元、上位機和上位機通信單元；觸摸屏顯示模塊的輸出端與FPGA處理器內部接口電路的輸入端連接；三相定子電流采集單元的輸出端與FPGA處理器的GPIO口連接，并對其數據進行濾波處理；上位機通過無線wifi和RS485總線方式和上位機通信單元連接，上位機通信單元與FPGA處理器內部的接口電路相連。該裝置具有結構簡單、成本低廉、采集方便、高效穩定、精確度高等特點。
【IPC分類】G01R19/25
【公開號】CN205246750
【申請號】CN201520956393
【發明人】戴明, 黃植功, 王國宇, 趙一民, 朱天順
【申請人】廣西師范大學
【公開日】2016年5月18日
【申請日】2015年11月26日