一種二次雷達基帶視頻信號解碼算法設計裝置的制造方法
【專利摘要】本發明公開了一種二次雷達基帶視頻信號解碼算法設計裝置，包括數據采集卡和控制面板，所述控制面板上端連接有液晶顯示屏和功能按鈕，所述數據采集卡包括脈沖信號產生器，所述脈沖信號產生器的輸出端連接有無線控制器，所述無線控制器通過光纖固定連接在以太網控制器上，所述以太網控制器內安裝有集成電路板，所述集成電路板上焊接有多級濾波器電路：初級為射頻預選濾波器，所述射頻預選濾波器的輸出端連接有數模轉換器，所述數模轉換器的輸出端連接有信號調理電路，所述信號調理電路的輸出端連接有數字濾波器；所述控制面板內安裝有FPGA控制器和嵌入式處理器，所述FPGA控制器的通信數據端口與嵌入式處理器相連接。
【專利說明】
一種二次雷達基帶視頻信號解碼算法設計裝置
技術領域
[0001]本發明涉及解碼算法設計技術領域，具體為一種二次雷達基帶視頻信號解碼算法設計裝置。
【背景技術】
[0002]二次雷達(SSR)是與一次雷達相對應的一種雷達制式，一次雷達是通過空中目標的反射波來識別目標的，而二次雷達的工作方式與一次雷達不同。二次雷達通過地面站或機載設備的詢問機向空中目標發送詢問，空中目標的應答機在接收到詢問信號之后發送應答信號，地面站或機載設備通過接收應答信號來識別空中目標，單脈沖二次監視雷達系統在全天候條件下能有效地管制飛機，縮短安全距離和高度分層，使航線上飛機容量和機場上飛機起落架次顯著增加，但是，從應用領域來看，傳統的模式A/C單脈沖二次雷達仍然存在著一些缺陷，尤其是其應答信號在空中一定范圍內目標較多時，交疊非常嚴重，會對目標的正確識別帶來較大的干擾。同時模式A/C的應答編碼信息有限，不能夠傳輸大量有用信息，已經不能滿足新的航空通信的需要，但是隨著航空事業的發展，空中目標越來越多，尤其是一些大型機場，飛機起降非常頻繁。傳統二次監視雷達通常采用旋轉天線，但是旋轉天線存在著缺陷，固定的旋轉時間在兩方面限制了數據鏈路性能:第一，天線的波束滯留時間非常短，這意味著在一個波束滯留時間內能夠發射的ELM幀數量有限；第二，天線的兩次掃描間隔時間很長，導致產生一個高的訪問時延，同時也導致沒有足夠的時間來接收處理由幾個ELM幀組成的長信息，這在空中目標較多而且比較集中的情況下，對于應答信息的解析是非常不利的。

【發明內容】

[0003]針對以上問題，本發明提供了一種二次雷達基帶視頻信號解碼算法設計裝置，設置有二次雷達基帶信號處理模塊負責整個系統的基帶運算和邏輯處理，基于功能需求的考慮，利用數模轉換模塊負責完成射頻模塊輸出信號的采樣，信號數字化后送入FPGA模塊進行信號處理，同時FPGA通過離散量實現對射頻模塊的控制，離散量經過隔離芯片達到射頻模塊，CPU與FPGA通過RS232進行數據交互，模塊采用5V輸入電源供電，經電源轉換芯片得到多路所需電壓，可以有效解決【背景技術】中的問題。
[0004]為實現上述目的，本發明提供如下技術方案:一種二次雷達基帶視頻信號解碼算法設計裝置，包括數據采集卡和控制面板，所述控制面板上端連接有液晶顯示屏和功能按鈕，所述數據采集卡包括脈沖信號產生器，所述脈沖信號產生器的輸出端連接有無線控制器，所述無線控制器通過光纖固定連接在以太網控制器上，所述以太網控制器內安裝有集成電路板，所述集成電路板上焊接有多級濾波器電路:初級為射頻預選濾波器，所述射頻預選濾波器的輸出端連接有數模轉換器，所述數模轉換器的輸出端連接有信號調理電路，所述信號調理電路的輸出端連接有數字濾波器;所述控制面板內安裝有FPGA控制器和嵌入式處理器，所述FPGA控制器的通信數據端口與嵌入式處理器相連接，且嵌入式處理器連接有數據存儲器、信號隔離器和串口通信模塊。
[0005]作為本發明一種優選的技術方案，所述射頻預選濾波器的輸入端與無線控制器的輸出端相連接，射頻預選濾波器的輸出端與數模轉換器之間還連接有低噪聲放大器。
[0006]作為本發明一種優選的技術方案，所述數模轉換器包括多路電子開關和射頻控制器，所述多路電子開關的控制端通過纜線連接到嵌入式處理器，所述射頻控制器與FPGA控制器相連接。
[0007]作為本發明一種優選的技術方案，所述信號調理電路包括電源轉換電路，所述電源轉換電路的輸出端連接有低通濾波器，所述低通濾波器的輸出端連接有模數轉換器。
[0008]作為本發明一種優選的技術方案，所述數字濾波器的輸入端與模數轉換器的輸出端相連接，所述數字濾波器采用以嵌入式為控制核心的數字頻率濾波器。
[0009]作為本發明一種優選的技術方案，所述數字濾波器的輸出端連接有基帶信號發送器，所述基帶信號發送器與FPGA控制器進行數據傳輸通信。
[0010]作為本發明一種優選的技術方案，所述串口通信模塊包括RJ45適配器，RJ45適配器的輸出端連接有GPRS收發器，所述GPRS收發器的輸出端連接有主計算機。
[00?1 ]作為本發明一種優選的技術方案，所述嵌入式處理器米用STM32內核的ARM9系列單片機，所述FPGA控制器采用Stratix系列的處理芯片，所述數據存儲器采用DDR2存儲卡。
[0012]與現有技術相比，本發明的有益效果是:該二次雷達基帶視頻信號解碼算法設計裝置，設置有二次雷達基帶信號處理模塊負責整個系統的基帶運算和邏輯處理，基于功能需求的考慮，利用數模轉換模塊負責完成射頻模塊輸出信號的采樣，信號數字化后送入FPGA模塊進行信號處理，同時FPGA通過離散量實現對射頻模塊的控制，離散量經過隔離芯片達到射頻模塊，CPU與FPGA通過RS232進行數據交互，模塊采用5V輸入電源供電，經電源轉換芯片得到多路所需電壓，當發射A/C模式詢問信號后，根據系統延時和最遠接受距離設計接收機開關時間，同時根據接受到的應答信號計算解碼接受門限，然后進行框架脈沖判決，通過解碼接受門限判決脈寬，同時檢測上升沿和下降沿，當沿要求和脈寬要求同時滿足要求時，將該脈沖的位置信息和幅度信息緩存，并將陣列信號處理的算法大量使用在一次雷達和移動通信之中。其中很多算法可以方便的移植到二次雷達的信號處理中，對于提高二次雷達的分辨率，減小干擾都會有很好的效果。
【附圖說明】
[0013]圖1為本發明結構不意圖；
[0014]圖2為本發明電路結構示意圖。
[0015]圖中:1-數據采集卡；2-控制面板;3-液晶顯示屏；4-功能按鈕;5-脈沖信號產生器;6-無線控制器;7-以太網控制器;8-集成電路板;9-射頻預選濾波器；10-數模轉換器；11-信號調理電路；12-數字濾波器；13-FPGA控制器；14-嵌入式處理器；15-數據存儲器；16-信號隔離器；17-串口通信模塊；18-低噪聲放大器；19-多路電子開關;20-射頻控制器;21-電源轉換電路；22-低通濾波器；23-基帶信號發送器；24-主計算機；25-RJ45適配器；26-GPRS收發器。
【具體實施方式】
[0016]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0017]實施例:
[0018]請參閱圖1和圖2，本發明提供一種技術方案:一種二次雷達基帶視頻信號解碼算法設計裝置，包括數據采集卡I和控制面板2，所述控制面板2上端連接有液晶顯示屏3和功能按鈕4，所述數據采集卡I包括脈沖信號產生器5，所述脈沖信號產生器5的輸出端連接有無線控制器6，所述無線控制器6通過光纖固定連接在以太網控制器7上，所述以太網控制器7內安裝有集成電路板8，所述集成電路板8上焊接有多級濾波器電路:初級為射頻預選濾波器9，所述射頻預選濾波器9的輸入端與無線控制器6的輸出端相連接，射頻預選濾波器9的輸出端與數模轉換器10之間還連接有低噪聲放大器18，所述射頻預選濾波器9的輸出端連接有數模轉換器10，所述數模轉換器10包括多路電子開關19和射頻控制器20，所述多路電子開關19的控制端通過纜線連接到嵌入式處理器14，所述射頻控制器20與FPGA控制器13相連接，所述數模轉換器10的輸出端連接有信號調理電路11，所述信號調理電路11包括電源轉換電路21，所述電源轉換電路21的輸出端連接有低通濾波器22，所述低通濾波器22的輸出端連接有模數轉換器10，所述信號調理電路11的輸出端還連接有數字濾波器12，所述數字濾波器12的輸入端與模數轉換器10的輸出端相連接，所述數字濾波器12采用以嵌入式為控制核心的數字頻率濾波器，所述數字濾波器12的輸出端連接有基帶信號發送器23，所述基帶信號發送器23與FPGA控制器13進行數據傳輸通信;所述控制面板2內安裝有FPGA控制器13和嵌入式處理器14，所述FPGA控制器13的通信數據端口與嵌入式處理器14相連接，所述嵌入式處理器14采用STM32內核的ARM9系列單片機，所述FPGA控制器13采用Stratix系列的處理芯片，所述數據存儲器15采用DDR2存儲卡，且嵌入式處理器14連接有數據存儲器15、信號隔離器16和串口通信模塊17，所述串口通信模塊17包括RJ45適配器25，RJ45適配器25的輸出端連接有GPRS收發器26，所述GPRS收發器26的輸出端連接有主計算機24。
[0019]本實用采用的無線控制器6能夠通過控制脈沖信號產生器5產生所需要的脈沖，并且調節以太網控制器7進行網絡連接，通過使用集成電路板8上的多級濾波器電路濾出電路干擾，將數據采集卡I上的基帶視頻信號全部傳輸到網絡上，同時對傳輸的數據進行加密處理，有利于資源的共享。
[0020]本實用采用的GPRS是通用分組無線服務技術的簡稱，是全球移動通信系統(GSM)的延續和發展，不同于以往占用整個頻道來傳輸數據的方式，GPRS是封包式傳輸，使得信道資源得以共享，提高了資源的利用率。它能同時兼容電容型數據和分組交換數據，通過主計算機24配置RJ45適配器25的參數，連接到因特網。
[0021 ]本發明的工作原理:該二次雷達基帶視頻信號解碼算法設計裝置，設置有二次雷達基帶信號處理模塊負責整個系統的基帶運算和邏輯處理，基于功能需求的考慮，利用數模轉換模塊負責完成射頻模塊輸出信號的采樣，信號數字化后送入FPGA模塊進行信號處理，同時FPGA通過離散量實現對射頻模塊的控制，離散量經過隔離芯片達到射頻模塊，CPU與FPGA通過RS232進行數據交互，模塊采用5V輸入電源供電，電路如圖2所示，經電源轉換芯片得到多路所需電壓，當發射A/C模式詢問信號后，根據系統延時和最遠接受距離設計接收機開關時間，同時根據接受到的應答信號計算解碼接受門限，然后進行框架脈沖判決，通過解碼接受門限判決脈寬，同時檢測上升沿和下降沿，當沿要求和脈寬要求同時滿足要求時，將該脈沖的位置信息和幅度信息緩存，并將陣列信號處理的算法大量使用在一次雷達和移動通信之中。其中很多算法可以方便的移植到二次雷達的信號處理中，對于提高二次雷達的分辨率，減小干擾都會有很好的效果。
[0022]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種二次雷達基帶視頻信號解碼算法設計裝置，包括數據采集卡(I)和控制面板(2)，所述控制面板(2)上端連接有液晶顯示屏(3)和功能按鈕(4)，其特征在于:所述數據采集卡(I)包括脈沖信號產生器(5)，所述脈沖信號產生器(5)的輸出端連接有無線控制器(6)，所述無線控制器(6)通過光纖固定連接在以太網控制器(7)上，所述以太網控制器(7)內安裝有集成電路板(8)，所述集成電路板(8)上焊接有多級濾波器電路:初級為射頻預選濾波器(9)，所述射頻預選濾波器(9)的輸出端連接有數模轉換器(10)，所述數模轉換器(I O)的輸出端連接有信號調理電路(11)，所述信號調理電路(11)的輸出端連接有數字濾波器(⑵；所述控制面板(2)內安裝有FPGA控制器(13)和嵌入式處理器(14)，所述FPGA控制器(13)的通信數據端口與嵌入式處理器(14)相連接，且嵌入式處理器(14)連接有數據存儲器(15)、信號隔離器(16)和串口通信模塊(17)。2.根據權利要求1所述的一種二次雷達基帶視頻信號解碼算法設計裝置，其特征在于:所述射頻預選濾波器(9)的輸入端與無線控制器(6)的輸出端相連接，射頻預選濾波器(9)的輸出端與數模轉換器(1)之間還連接有低噪聲放大器(18)。3.根據權利要求1所述的一種二次雷達基帶視頻信號解碼算法設計裝置，其特征在于:所述數模轉換器(10)包括多路電子開關(19)和射頻控制器(20)，所述多路電子開關(19)的控制端通過纜線連接到嵌入式處理器(14)，所述射頻控制器(20)與FPGA控制器(13)相連接。4.根據權利要求1所述的一種二次雷達基帶視頻信號解碼算法設計裝置，其特征在于:所述信號調理電路(11)包括電源轉換電路(21)，所述電源轉換電路(21)的輸出端連接有低通濾波器(22)，所述低通濾波器(22)的輸出端連接有模數轉換器(10)。5.根據權利要求1所述的一種二次雷達基帶視頻信號解碼算法設計裝置，其特征在于:所述數字濾波器(12)的輸入端與模數轉換器(10)的輸出端相連接，所述數字濾波器(12)采用以嵌入式為控制核心的數字頻率濾波器。6.根據權利要求1所述的一種二次雷達基帶視頻信號解碼算法設計裝置，其特征在于:所述數字濾波器(12)的輸出端連接有基帶信號發送器(23)，所述基帶信號發送器(23)與FPGA控制器(13)進行數據傳輸通信。7.根據權利要求1所述的一種二次雷達基帶視頻信號解碼算法設計裝置，其特征在于:所述串口通信模塊(17)包括RJ45適配器(25)，RJ45適配器(25)的輸出端連接有GPRS收發器(26)，所述GPRS收發器(26)的輸出端連接有主計算機(24)。8.根據權利要求1所述的一種二次雷達基帶視頻信號解碼算法設計裝置，其特征在于:所述嵌入式處理器(14)采用STM32內核的ARM9系列單片機，所述FPGA控制器(13)采用Stratix系列的處理芯片，所述數據存儲器(15)采用DDR2存儲卡。
【文檔編號】G01S13/76GK106093930SQ201610473442
【公開日】2016年11月9日
【申請日】2016年6月27日
【發明人】宋琪, 陳之典, 王威, 鄧禹, 陳坤, 舒航, 鄧松林
【申請人】蕪湖航飛科技股份有限公司