專利名稱：一種艦載全相參相控陣雷達標校器的制作方法
技術領域：
本發明涉及一種艦載全相參相控陣雷達標校器(簡稱雷達標校器)，屬于相控陣雷達標校校驗技術領域，它在艦載相控陣雷達修理后或研制過程中完成對雷達參數校驗及性能測試。
背景技術：
艦載相控陣雷達修理后，需要對其進行測距、測速標校以檢驗雷達系統性能。常規距離標校方法是利用岸邊已知的標準反射器，將裝有相控陣雷達的艦艇駛離岸邊一定距離，開啟雷達對標準反射器進行實測以完成雷達的驗證和標校，這樣耗費很大的人力、物力和財力，于是高志永等人研制了某型全相參脈沖多普勒距離校準儀(高志永，魏曉明，臧傳江。雷達距離校準儀系統設計與實現[J]·電子技術應用，2010，36 (8) :58-86)，實現了一定距離的相控陣雷達校準工作，簡化了校準復雜性。近年來隨著雷達技術發展，對其標校器的性能和功能提出了更高要求，面對相控陣雷達噪聲抑制和抗干擾能力等深層次性能檢驗需求，胡小川等人系統地研究了噪聲建模理論(胡小川.機載相控陣雷達模擬器系統設計與實現研究[D].成都電子科技大學，2003)，此外中國人民解放軍空軍雷達學院陳建文等人對噪聲與目標信號功率合成進行了研究(中國發明專利，公開號為CN101533092，名稱為 “基于功率區分的雷達雜波與多種干擾同時抑制方法”)。然而高志永等人研制的校準儀只能模擬固定距離目標，同時不能動態模擬距離和速度運動變化的雷達回波信號；胡小川等人研制的機載相控陣雷達模擬器噪聲建模算法復雜，計算量大，噪聲寬帶窄，且非相參系統設計不能滿足現代全相控陣雷達校準要求，雷達陸上深層次性能測試受限，只能通過上艦進行外場校飛驗證。

發明內容
I、目的本發明的目的在于提供一種艦載全相參相控陣雷達標校器，以解決現有技術中存在的問題。2、技術方案本發明一種艦載全相參相控陣雷達標校器,其具體的技術方案如下見圖1，一種艦載全相參相控陣雷達標校器，它包括本振模塊，上、下混頻模塊，中頻處理模塊，目標距離、速度模擬模塊，寬帶噪聲產生模塊，主控平臺等部分，其中本振模塊分為一、二本振模塊，上混頻模塊分為第一、第二上混頻模塊，下混頻模塊分為第一、第二下混頻模塊，主控平臺包括CPCI母板、電源、鍵盤、顯示、外部接口和時鐘及延遲控制電路，上述各個模塊及主控平臺的各組成件都通過CPCI母板獲取電源和數據交換。上述各模塊之間的連接關系、信號傳輸關系如下如圖I所示艦載相控陣雷達發射X波段雷達發射信號，雷達標校器上通過低損耗電纜連接的喇叭天線接收該雷達發射信號，一本振模塊產生的2 2. 5G本振信號，經4倍頻后與第一級下混頻模塊混頻產生第一中頻信號，二本振模塊產生O. 86G本振信號與第一中頻信號差頻產生第二中頻信號后送入中頻處理模塊，中頻處理后進入目標距離、速度模擬模塊，完成雷達目標信號距離和速度信息的模擬。寬帶噪聲產生模塊產生艦載相控陣雷達檢驗所需要的寬帶噪聲信號，運用頻譜搬移方法將其調制到X波段，包含有目標距離和速度信息的第二中頻信號與二、一本振信號進行兩次上混頻后與X波段寬帶噪聲信號功率合成經由天線輻射出去。雷達標校器屏幕上顯示模擬的目標信息，通過鍵盤操作進行修改雷達目標參數，外部接口連接計算機，用于雷達標校器在線調試，時鐘及延遲控制電路提供雷達標校器全部時鐘和時序基準，電源為雷達標校器供電，各個模塊通過CPCI母板進行數據交換。下面將一一介紹各個模塊結構及信號連接關系。所述目標距離、速度模擬模塊的結構及信號連接關系如下它主要包括Α/D轉換、降速電路、存儲模塊(RAM)、升速電路、數字鎖相環調頻電路、D/Α轉換、時鐘及延遲控制電路和X波段本振信號源。其間關系是艦載相控陣雷達發射信號通過雷達標校器輸入端口、數控衰減、濾波后與一、二本振信號兩次下變頻產生第二中頻信號后送入中頻處理模塊，中頻處理模塊由中頻帶通濾波器與中頻放大器組成，中頻放大器輸出后送入DRFM數字射頻存儲模塊進行AD采樣。采用12位500MHz采樣速率的 Α/D和D/Α轉換器，在時鐘及延遲控制電路同步控制下，降速電路將Α/D產生的500Mbps數據流分成4路125Mbps數據流，分時存入4組雙端口存儲模塊RAM中，完成數字信號的存儲寫入過程；當要把數據回放讀出時，便在時鐘及延遲控制電路的同步控制下，按先進先出順序，由升速電路將存儲模塊RAM并行4路125Mbps數據流合成500Mbps —路數據流，完成低速并行數據向高速并行數據的轉化，通過D/Α轉換和帶通濾波器變為模擬中頻信號分別與一、二本振信號混頻輸出。為在DRFM數字射頻存儲模塊中同時能夠模擬目標速度信息，在 DRFM數字射頻存儲模塊中設計了數字鎖相環調頻電路，在D/Α轉化之前加入數字鎖相環調頻電路，是為了雷達目標信號在數字信號的狀態下調頻，提高了信號的抗干擾能力，在遠距離傳輸時產生的傳輸干擾比模擬信號小的多。其中數字鎖相環調頻電路框圖見圖3，調制信號作為VCO控制電壓的一部分使其頻率產生變化，輸出已調頻信號。當調制信號為鋸齒波時，可輸出掃頻信號。當調制信號為數字脈沖時，可產生移頻鍵控調制(FSK信號)，本發明波形發生器產生的調制信號為10%的鋸齒波。時鐘及延遲控制電路原理框圖見圖4，輸入的高速時鐘信號和數據信號產生4路低速的雙端口存儲模塊RAM寫數據信號、寫地址信號、 寫信號、寫時鐘信號和讀數據信號、讀地址信號、讀信號、讀時鐘信號，經過復用處理后合成高速輸出時鐘信號和數據信號。寫地址信號是通過一個內部計數器電路生成的，距離延時可通過運算電路來實現。運算電路實現存儲器寫地址和讀地址之間的數學運算，兩個地址之間的差值與延遲時間成正比，延遲時間的長短決定了模擬目標距離范圍。所述寬帶噪聲產生模塊結構及信號連接關系如下本發明采用寬帶噪聲源、X波段本振信號混頻產生所需的寬帶噪聲信號，寬帶噪聲產生模塊原理框圖如圖8所示，寬帶噪聲產生模塊與雷達目標信號距離、速度模擬模塊采用同一本振，經4倍頻后寬帶噪聲源混頻，將噪聲信號搬移到X波段，經濾波低噪放大、功率放大后與雷達目標信號功率合成輸出，通過功率耦合、信號檢波后送給控制器控制電控衰減器來調節寬帶噪聲信號功率的大小，控制器具有手動和自動調節功率大小能力。本發明寬帶噪聲源采用中電55所研制的WAB0102HMS微波固定噪聲源，頻譜覆蓋范圍超過1GHZ，超噪比37dB，寬帶噪聲信號頻譜能夠覆蓋艦載相控陣雷達的所有工作頻點。
所述本振模塊的結構及信號連接關系如下本振模塊由一、二兩個本振模塊組成，中心頻率分別為2. 25GHz,O. 86GHz。一本振經4倍頻產生X波段本振源與艦載相控陣雷達發射信號進行第一次下混頻，產生IGHz第一中頻信號與二本振再次進行下變頻后產生140MHz第二中頻信號。所述中頻處理模塊的結構及信號連接關系如下中頻處理模塊由中頻帶通濾波器與中頻放大器組成，本發明中頻處理模塊有兩個中頻放大器和兩個帶通濾波器，分別濾除第一、第二中頻信號雜波干擾，中頻放大器用于調整中頻信號幅度。其帶通濾波器分別為中心頻率為1000MHz、140MHz，通帶100MHz、40MHz ； 為了電路一致性和簡化電路，中放采用相同的放大電路，該放大電路使用HP公司的集成微波放大器MSA-0806，中頻放大電路示意圖見圖5，系統采用+12V電壓供電，可以提供給放大器的直流偏置在7. 8V左右。如果需要更大的增益，可以采用多級級聯的方式，在每一級之間用電阻η型衰減電路增加隔離度和控制增益。所述下混頻模塊的結構及信號連接關系如下下混頻模塊分為第一、第二下混頻模塊。本發明中需要兩次下混頻，所以需要兩個混頻電路。第一級混頻電路是雷達標校器接收的艦載相控陣雷達發射信號與一本振下混頻至1GHz，采用Mini-Circuits公司生產的ZX05-153+高性能混頻器模塊，直接采用SMA接口 ；第二級混頻電路由第一級混頻電路產生的第一中頻信號IGHz與二本振O. 86GHz下混頻至140MHz，采用M/A-C0M公司的CSM5TH寬帶混頻器。所述上混頻模塊的結構及信號連接關系如下上混頻模塊分為第一、第二上混頻模塊。本發明中需要兩次上混頻，所以需要兩個混頻電路。第一級混頻電路是模擬的雷達目標信號與二本振上混頻至IGHz,采用Synergy 公司的CLF-1A5雙平衡混頻器；第二級混頻電路由IGHz與一本振上混頻至x波段，采用 MARKIMicrowave公司生產的M9-7220高性能混頻器模塊，直接采用SMA接口。所述主控平臺結構及信號連接關系如下主控平臺包括CPCI母板、電源、鍵盤、顯示、外部接口和時鐘及延遲控制電路。鍵盤、顯示采用通用設備，外部接口為RS-232總線與計算機相連。CPCI母板進行數據交換工作，本發明采用CPCI-6965。時鐘及延遲控制電路提供時序基準，如圖4所示。輸入的高速時鐘信號和數據信號產生4路低速的雙端口存儲模塊RAM寫數據信號、寫地址信號、寫信號、寫時鐘信號和讀數據信號、讀地址信號、讀信號、讀時鐘信號，經過復用處理后合成高速輸出時鐘信號和數據信號。寫地址信號是通過一個內部計數器電路生成的，距離延時可通過運算電路來實現。運算電路實現存儲器寫地址和讀地址之間的數學運算，兩個地址之間的差值與延遲時間成正比。電源輸入為220V市電，輸出為+12V，+5V，+24V，滿足直流供電要求。3、優點及功效本發明一種艦載全相參相控陣雷達標校器的優點I)該全相參相控陣雷達標校器不僅能夠模擬固定距離靜目標，還可以模擬運動目標；2)該全相參相控陣雷達標校器可以逼真模擬目標與寬帶噪聲功率疊加合成的雷達回波信號，能夠檢驗艦載相控陣雷達噪聲干擾下目標檢測能力。


圖I雷達標校器系統結構圖
圖2雷達目標信號距離、速度模擬原理框圖
圖3數字鎖相環調頻電路框圖
圖4時鐘及延遲控制電路原理框圖
圖5中頻放大電路意圖
圖6頻譜搬移測試原理框圖
圖7視頻噪聲測量結果示意圖
圖8射頻噪聲測量結果示意圖
圖9寬帶噪聲產生模塊原理框圖
圖10雷達標校器硬件原理框圖
圖11雷達標校器軟件總體模塊框圖
圖12主控軟件流程框圖
具體實施例方式下面結合附圖，對本發明的技術方案做進一步的說明。見圖1，一種艦載全相參相控陣雷達標校器，它包括本振模塊，上、下混頻模塊，中頻處理模塊，目標距離、速度模擬模塊，寬帶噪聲產生模塊，主控平臺等部分，其中本振模塊分為一、二本振模塊，上混頻模塊分為第一、第二上混頻模塊，下混頻模塊分為第一、第二下混頻模塊，主控平臺包括CPCI母板、電源、鍵盤、顯示、外部接口和時鐘及延遲控制電路，上述各個模塊及主控平臺的各組成件都通過CPCI母板獲取電源和數據交換。上述各模塊之間的連接關系、信號傳輸關系如下如圖I所示艦載相控陣雷達發射X波段雷達發射信號，該全相參相控陣雷達標校器上通過低損耗電纜連接的喇叭天線接收該雷達發信號，一本振模塊產生的2 2. 5G本振信號，經4倍頻后與第一級下混頻模塊混頻產生第一中頻信號，帶通濾波器濾除寄生雜波干擾，經中頻放大調整后送入第二級下混頻器，二本振模塊產生O. 86G本振信號與第一中頻信號差頻產生第二中頻信號后進入中頻處理模塊，中頻處理模塊由中頻帶通濾波器與中頻放大器組成，其帶通濾波器為通帶40MHz，中心頻率為140MHz，中頻放大器調整中頻信號幅度，中頻處理后送入目標距離、速度模擬模塊，完成雷達目標信號距離和速度信息的模擬。寬帶噪聲產生模塊產生艦載相控陣雷達檢驗所需要的寬帶噪聲信號，運用頻譜搬移方法將其調制到X波段，包含有雷達目標距離和速度信息的第二中頻信號分別與二、一本振信號進行兩次上混頻后與寬帶噪聲信號功率合成產生雷達回波信號經由天線輻射出去，艦載相控陣雷達接到雷達回波信號進行數據處理并在雷達顯示器上顯示，同時結合雷達標校器的設置與顯示功能，通過鍵盤操作進行修改雷達目標參數，屏幕上直觀顯示模擬的目標信息，與艦載相控陣雷達顯示器進行數據比較。外部接口連接計算機，用于雷達標校器在線調試，時鐘及延遲控制電路提供雷達標校器全部時鐘和時序基準，電源為雷達標校器系統供電，各個模塊通過CPCI母板進行數據交換。由于兩次上混頻/下混頻采用同一本振源， 回放的雷達回波信號與雷達發射信號相參，滿足艦載相控陣雷達回波相參技術要求。本發明將重點闡述目標距離、速度模擬模塊以及寬帶噪聲產生模塊兩個模塊的設計。
所述目標距離、速度模擬模塊的信號連接關系如下高精度、大范圍的目標距離、速度模擬是本項目的關鍵之一。數字射頻存儲技術由于具有傳統延遲線法無法比擬的優點，已逐漸成為雷達目標模擬最為先進的技術方法，本發明雷達目標信號距離、速度模擬原理框圖如圖2所示，它主要包括A/D轉換、降速電路、存儲模塊(RAM)、升速電路、數字鎖相環調頻電路、D/A轉換、時鐘及延遲控制電路和X波段本振信號源。其間關系是艦載相控陣雷達發射信號通過輸入端口、數控衰減、濾波后與一、 二本振信號進行兩次下混頻產生中心頻率140MHz，帶寬50MHz中頻信號，該信號經帶寬為 40MHz帶通濾波器濾波后送到DRFM數字射頻存儲模塊，DRFM數字射頻存儲模塊將模擬信號轉換為數字信號進行存儲，降速電路把高速的并行數據轉換成與存儲器讀寫速度相匹配的低速并行數據，并存入雙端口存儲模塊RAM，完成雷達信號的寫入過程。數據讀過程與寫過程相反，即雙端口存儲模塊RAM中存儲的數據在時鐘及延遲控制電路的同步控制下，按先進先出順序原則，由升速電路把低速并行數據轉化為高速并行數據后通過D/A轉換和帶通濾波器形成模擬中頻信號。在DRFM數字射頻存儲模塊中加入數字調頻電路，用于產生多普勒頻移來模擬目標徑向速度。數字鎖相環調頻電路見圖3，調制信號作為VCO控制電壓的一部分使其頻率產生變化，輸出已調頻信號。當調制信號為鋸齒波時，可輸出掃頻信號。當調制信號為數字脈沖時，可產生移頻鍵控調制(FSK信號)。時鐘及延遲控制電路提供時序基準，如圖4所示。輸入的高速時鐘信號和數據信號產生4路低速的雙端口存儲模塊RAM寫數據信號、寫地址信號、寫信號、寫時鐘信號和讀數據信號、讀地址信號、讀信號、讀時鐘信號，經過復用處理后合成高速輸出時鐘信號和數據信號。寫地址信號是通過一個內部計數器電路生成的，距離延時可通過運算電路來實現。運算電路實現存儲器寫地址和讀地址之間的數學運算，兩個地址之間的差值與延遲時間成正比。延遲時間的長短決定了模擬目標距離范圍，延遲時間分辨率決定模擬目標的距離分辨率。要實現高精度距離模擬，就需提高存儲器讀/寫時鐘頻率，使延遲時間的控制精度更高，隨著存儲器讀/寫時鐘頻率的提高， 使得在相同延時條件下需要更大的存儲空間。根據現有器件水平和本項目技術要求，采用 12位500MHz采樣速率的A/D和D/A轉換器，以滿足瞬時帶寬和量化噪聲要求。為了實現最大250km目標距離的模擬，存儲模塊采用1024kX16位的大容量高速雙端口 RAM存儲器，升速、降速電路和雙端口 RAM存儲器管理電路采用高速FPGA來實現。圖5為中頻放大電路示意圖。當要模擬目標距離時，時鐘及延遲控制電路根據要模擬目標距離大小計算出回放存儲器數據的延時，按先進先出順序進行數據回放，回放數據經DRFM數字射頻存儲模塊中 D/A變換電路將數字信號轉換成模擬中頻信號；當要模擬目標速度時，在RAM存儲器存儲中的數據讀出的同時，時鐘及延遲控制電路觸發波形發生器產生鋸齒波作用數字鎖相環調頻電路，使得雷達目標信號數字載頻發生多普勒頻移，從而模擬目標徑向速度，雷達目標信號兩次上變頻后與寬帶噪聲信號功率合成產生雷達回波信號經天線輻射給艦載相控陣雷達。所述寬帶噪聲產生模塊信號連接關系如下為檢驗艦載相控陣雷達噪聲干擾抑制等能力，需要研制IGHz寬帶噪聲源覆蓋艦載雷達所有工作頻點，通常產生射頻噪聲的辦法是采用噪聲調頻，利用視頻噪聲去調制壓控振蕩器VCO來實現，盡管該方法也能在接近IGHz寬帶內產生射頻噪聲，但存在噪聲譜密度較小、譜密度不均勻等問題。
為實現寬帶噪聲，本方案提出采用頻譜搬移的方法，利用寬帶噪聲源、X波段本振信號和X波段寬帶混頻器產生所需寬帶噪聲信號。為驗證頻譜搬移的原理，進行了驗證性試驗。頻譜搬移測試原理框圖6所示。寬帶噪聲信號利用安捷倫33250A函數任意波發生器產生，輸出噪聲電平為-IOdBm ;本振信號使用E8257D微波信號源產生，輸出頻率IOGHz， 功率-IOdBm ;混頻器采用泰格TGM-202寬帶混頻器，變頻損耗約10dB，輸出射頻噪聲采用 AV4033頻譜儀測量。圖7為33250A函數任意波發生器產生的視頻噪聲，圖8為AV4033頻譜儀測量的搬移后的射頻頻譜，可以看出噪聲被成功搬移到本振頻率IOGHz兩側，說明該方法是可行的。 此外因混頻器三端口駐波稍差，寬帶使用時應注意端接電路的匹配設計和混頻器自身的良好接地。在雷達標校器實際設計中，寬帶噪聲信號采用中電55所研制的WAB0102HMS微波固定噪聲源，頻譜覆蓋范圍超過1GHZ，超噪比37dB，寬帶噪聲信號與一本振信號4倍頻后混頻，將噪聲信號搬移到X波段，噪聲頻譜能夠覆蓋雷達的所有工作頻點。寬帶噪聲產生模塊原理框圖如圖9所示。寬帶噪聲信號經隔離器、濾波器、低噪放大器、電控衰減器、功率放大器后由喇叭天線輻射出去。隔離器將噪聲源與放大隔離開，濾波器濾除寄生頻譜分量，經過低噪放大器和功率放大器將噪聲放大到指定輸出功率，精密電控衰減器用于調整噪聲源功率大小，與雷達目標信號功率合成后輻射給艦載相控陣雷達用以檢驗噪聲抑制以及抗干擾能力，雷達標校器硬件原理框圖如圖10。下面將參考附圖來詳細說明該雷達標校器軟件設計方案及流程整機軟件運行環境選擇Windows 2000/XP操作系統，開發環境采用Visual C。整個軟件操作將全部采用中文下拉、彈出式菜單及快捷圖標的方式，軟件輸入方式也將設計成靈活可選的形式，除儀器前面板操作控制外，同時直接支持標準鍵盤和鼠標，通過鼠標點擊就可以完成儀器的全部操作，由于軟件是實現人機互動的窗口，因此整個軟件將按照操作簡單、方便、快捷，富有人性化來進行設計。為滿足上述設計要求，雷達標校器軟件總體模塊框圖11所示。整個軟件設計將采用模塊化思想，主要包括主控程序、設備驅動程序、控制程序、 系統自檢程序和操作界面程序。其中設備驅動程序包括各種智能接口、鍵盤、顯示和打印等程序，每部分程序實現的主要功能具體如下整個系統軟件主要包括主控程序、設備驅動程序、控制程序、系統自檢程序和操作界面程序。其中設備驅動程序包括各種智能接口、鍵盤、顯示和打印等程序，下面說明幾個重點程序模塊功能I)主控程序是整個軟件系統的控制核心，完成從開機啟動到儀器進入工作狀態的全過程控制，負責各個軟件模塊的調用，完成相應功能；2)自檢和校準程序自檢軟件與儀器硬件電路一起完成對儀器主要硬件模塊的功能和工作狀態自檢，并實時報告自檢結果，以確保儀器工作狀態正確。校準補償軟件主要包括通道頻響校準等，是儀器實現指標穩定的很重要措施，通過對硬件模塊的校準，使之達到最佳工作狀態；3) FPGA程序裝載和控制在開機時通過主控軟件的調用，完成對多個FPGA配置程序的加載，并在工作過程中完成對FPGA運行程序的狀態和參數控制；4) DRFM控制程序根據設置的距離，對數字射頻存儲模塊進行控制，完成對輸入雷達發射信號高速采樣、存儲、延遲處理和回放等電路的控制，實現雷達目標距離的模擬； 根據設置的速度和工作模式，函數及脈沖發生器能夠產生鋸齒和數字脈沖兩類調制信號， 完成掃頻、頻移鍵控兩類已調信號，實現雷達目標速度的模擬；5)本振頻率控制根據輸入雷達發射信號頻率，控制本振頻率，產生合適的中頻頻率送數字射頻存儲模塊；6)目標與噪聲信號功率控制根據目標與噪聲信號耦合器，控制器可以方便調節電控衰減器完成目標與噪聲功率合成。能夠模擬雷達回波信號以及目標與噪聲疊加信號；主控軟件流程框圖如圖12所示。軟件運行過程為開機上電后，進行系統進行功能自檢、內存校驗和硬件檢測，初始化完成后，對各功能模塊進行自測試和開機自校準，根據模擬目標的數量、距離、徑向速度、反射截面進行控制，生成輸出信號。
權利要求
1.一種艦載全相參相控陣雷達標校器，其特征在于它包括本振模塊，上、下混頻模塊，中頻處理模塊，目標距離、速度模擬模塊，寬帶噪聲產生模塊和主控平臺，其中本振模塊分為一、二本振模塊，上混頻模塊分為第一、第二上混頻模塊，下混頻模塊分為第一、第二下混頻模塊，主控平臺包括CPCI母板、電源、鍵盤、顯示、外部接口和時鐘及延遲控制電路，上述各個模塊及主控平臺的各組成件都通過CPCI母板獲取電源和數據交換；艦載全相參相控陣雷達發射X波段雷達發射信號，雷達標校器上通過低損耗電纜連接的喇叭天線接收該雷達發射信號，一本振模塊產生的2 2. 5G本振信號，經4倍頻后與第一級下混頻模塊混頻產生第一中頻信號，二本振模塊產生O. 86G本振信號與第一中頻信號差頻產生第二中頻信號后送入中頻處理模塊，中頻處理后進入目標距離、速度模擬模塊，完成雷達目標信號距離和速度信息的模擬；寬帶噪聲產生模塊產生艦載全相參相控陣雷達檢驗所需要的寬帶噪聲信號，運用頻譜搬移方法將其調制到X波段，包含有目標距離和速度信息的第二中頻信號與二、一本振信號進行兩次上混頻后與X波段寬帶噪聲信號功率合成經由天線輻射出去；雷達標校器屏幕上顯示模擬的目標信息，通過鍵盤操作進行修改雷達目標參數，外部接口連接計算機，用于雷達標校器在線調試，時鐘及延遲控制電路提供雷達標校器全部時鐘和時序基準，電源為雷達標校器供電，各個模塊通過CPCI母板進行數據交換；所述目標距離、速度模擬模塊，它包括Α/D轉換、降速電路、存儲模塊RAM、升速電路、數字鎖相環調頻電路、D/Α轉換、時鐘及延遲控制電路和X波段本振信號源；其間關系是艦載相控陣雷達發射信號通過標校器輸入端口、數控衰減、濾波后與一、二本振信號兩次下變頻產生第二中頻信號后送入中頻處理模塊，中頻處理模塊由中頻帶通濾波器與中頻放大器組成，中頻放大器輸出后送入DRFM數字射頻存儲模塊的進行AD采樣，采用12位500MHz采樣速率的Α/D和D/Α轉換器，在時鐘及延遲控制電路同步控制下，降速電路將Α/D產生的 500Mbps數據流分成4路125Mbps數據流，分時存入4組雙端口存儲模塊RAM中，完成數字信號的存儲寫入過程；當要把數據回放讀出時，便在時鐘及延遲控制電路的同步控制下，按先進先出順序，由升速電路將存儲模塊RAM并行4路125Mbps數據流合成500Mbps —路數據流，完成低速并行數據向高速并行數據的轉化，通過D/Α轉換和帶通濾波器變為模擬中頻信號分別與一、二本振信號混頻輸出；為在DRFM數字射頻存儲模塊中同時能夠模擬目標速度信息，在DRFM數字射頻存儲模塊中設計了數字鎖相環調頻電路，在D/Α轉化之前加入數字鎖相環調頻電路，是為了雷達目標信號在數字信號的狀態下調頻，提高了信號的抗干擾能力，調制信號作為VCO控制電壓的一部分使其頻率產生變化，輸出已調頻信號，當調制信號為鋸齒波時，輸出掃頻信號；當調制信號為數字脈沖時，產生移頻鍵控調制FSK信號， 波形發生器產生的調制信號為10%的鋸齒波；輸入的高速時鐘信號和數據信號產生4路低速的雙端口存儲模塊RAM寫數據信號、寫地址信號、寫信號、寫時鐘信號和讀數據信號、讀地址信號、讀信號、讀時鐘信號，經過復用處理后合成高速輸出時鐘信號和數據信號；寫地址信號是通過一個內部計數器電路生成的，距離延時通過運算電路來實現；運算電路實現存儲器寫地址和讀地址之間的數學運算，兩個地址之間的差值與延遲時間成正比，延遲時間的長短決定了模擬目標距離范圍；所述寬帶噪聲產生模塊與目標信號距離、速度模擬模塊采用同一本振，經4倍頻后寬帶噪聲源混頻，將噪聲信號搬移到X波段，經濾波低噪放大、功率放大后與雷達目標信號功率合成輸出，通過功率耦合、信號檢波后送給控制器控制電控衰減器來調節寬帶噪聲信號功率的大小，控制器具有手動和自動調節功率大小能力；寬帶噪聲源采用WAB0102HMS微波固定噪聲源，頻譜覆蓋范圍超過1GHZ，超噪比37dB，寬帶噪聲信號頻譜能夠覆蓋艦載相控陣雷達的所有工作頻點；所述本振模塊由一、二兩個本振模塊組成，中心頻率分別為2. 25GHz,O. 86GHz ;一本振經4倍頻產生X波段本振源與艦載相控陣雷達發射信號進行第一次下混頻，產生IGHz第一中頻信號與二本振再次進行下變頻后產生140MHz第二中頻信號；所述中頻處理模塊由中頻帶通濾波器與中頻放大器組成，它各有兩個中頻放大器和兩個帶通濾波器，分別濾除第一、第二中頻信號雜波干擾，中頻放大器用于調整中頻信號幅度，其帶通濾波器分別為中心頻率為1000MHz、140MHz，通帶100MHz、40MHz ;為了電路一致性和簡化電路，中放采用相同的放大電路，該放大電路使用集成微波放大器MSA-0806，系統采用+12V電壓供電，提供給放大器的直流偏置在7. 8V ;如果需要更大的增益，采用多級級聯的方式，在每一級之間用電阻η型衰減電路增加隔離度和控制增益；所述下混頻模塊分為第一、第二下混頻模塊，因需要兩次下混頻，故需要兩個混頻電路；第一級混頻電路是雷達標校器接收的艦載相控陣雷達發射信號與一本振下混頻至 1GHz，采用ZX05-153+高性能混頻器模塊，直接采用SMA接口 ；第二級混頻電路由第一級混頻電路產生的第一中頻信號IGHz與二本振O. 86GHz下混頻至140MHz，采用CSM5TH寬帶混頻器；所述上混頻模塊分為第一、第二上混頻模塊，因需要兩次上混頻，故需要兩個混頻電路；第一級混頻電路是模擬的雷達目標信號與二本振上混頻至1GHz，采用CLF-1A5雙平衡混頻器；第二級混頻電路由IGHz與一本振上混頻至X波段，采用M9-7220高性能混頻器模塊，直接采用SMA接口；所述主控平臺包括CPCI母板、電源、鍵盤、顯示、外部接口和時鐘及延遲控制電路；鍵盤、顯示采用通用設備，外部接口為RS-232總線與計算機相連；CPCI母板進行數據交換工作，采用CPCI-6965 ;時鐘及延遲控制電路提供時序基準，輸入的高速時鐘信號和數據信號產生4路低速的雙端口存儲模塊RAM寫數據信號、寫地址信號、寫信號、寫時鐘信號和讀數據信號、讀地址信號、讀信號、讀時鐘信號，經過復用處理后合成高速輸出時鐘信號和數據信號；寫地址信號是通過一個內部計數器電路生成的，距離延時通過運算電路來實現；運算電路實現存儲模塊RAM寫地址和讀地址之間的數學運算，兩個地址之間的差值與延遲時間成正比，電源輸入為220V市電，輸出為+12V，+5V，+24V，滿足直流供電要求。
全文摘要
一種艦載全相參相控陣雷達標校器，它包括本振模塊，上、下混頻模塊，中頻處理模塊，目標距離、速度模擬模塊，寬帶噪聲產生模塊，主控平臺等部分，其中本振模塊分為一、二本振模塊，上混頻模塊分為第一、第二上混頻模塊，下混頻模塊分為第一、第二下混頻模塊，主控平臺包括CPCI母板、電源、鍵盤、顯示、外部接口和時鐘及延遲控制電路，上述各個模塊及主控平臺的各組成件都通過CPCI母板獲取電源和數據交換。本發明可以逼真模擬目標與寬帶噪聲功率疊加合成的雷達回波信號，能夠檢驗艦載相控陣雷達噪聲干擾下目標檢測能力。它在相控陣雷達標校校驗技術領域里具有良好的應用前景。
文檔編號G01S7/40GK102608582SQ201210022968
公開日2012年7月25日 申請日期2012年2月2日 優先權日2012年2月2日
發明者馮文全, 孫澤斌, 方勇, 王春剛, 趙琦, 邢小地 申請人:北京航空航天大學