專利名稱：低成本光刻技術的制作方法
技術領域：
本發明涉及集成電路領域，更確切地說，涉及低成本光刻技術。
背景技術：
光刻技術是在集成電路(IC)中形成薄膜圖形的關鍵工藝技術，它包括掩模版的制造、光刻和其它相關的工藝技術。隨著大規模集成電路(VLSI)技術的進步，掩模版越來越昂貴，例如，一張0.13μm技術的掩模版價格一般在3萬美元左右，移相掩模版(phase-shift mask，簡稱為PSM)的價格可能超過10萬美元；一套0.13μm技術的掩模版價格已接近100萬美元。對于中小批量生產的IC來說，掩模版成本已成為其成本的很大部分。針對開口類圖形(如層間連接和分段線)、高精度掩模版(如OPC和PSM掩模版)、定制集成電路(如SCIC和ASIC)等的昂貴光刻成本，本發明提出一種低成本光刻技術。1.開口類圖形在開口類圖形的工藝過程中，光刻膠中形成了開口圖形。在IC中有多種開口類圖形。最常見的有層間連接和分段線。
圖1A、圖1CA-圖1CB描述一常規層間連接(即高層和低層互連線162、174之間的物理連接50va)。它是一1F通道孔，即其特征尺寸Dv(圖1C)小于等于1F(1F為互連線162、174線寬Dm、Dl的最小值)。1F通道孔要求對其掩模版上開口圖形的形狀有精確的控制，故它需要使用昂貴的制版方法(如電子束掃描曝光)。同時，這種“有邊界的通道孔(bordered via)”50va(即50va完全位于互連線162、174的重疊區域內)在與高低兩層互連線162、174進行光刻曝光時，需要很高的套刻精度，故其光刻工藝具有很高成本。
圖1BB描述一分段線161S，圖1BA描述一連續線161C。該分段線161S含有二分段161’、161”，它們可以認為是連續線161C被一分段缺口(開口)161g斷開后形成的(參見圖13)。一般說來，如果161’向右延伸，它能與161”重合。2.高精度掩模版高精度掩模版包括光學接近糾正掩模版(optical proximity correction，簡稱為OPC)和PSM掩模版。它們使光刻技術具有超過常規成像的能力。OPC和PSM掩模版均為掩模圖形提供了一階修正OPC掩模版在掩模圖形上增加了serif以抵消由于散射導致的圖形畸變；PSM掩模版增加了移相材料以抵消圖形散射。這樣在硅片上得到更為理想的圖形。一般說來，OPC和PSM只能對零級圖形(零級圖形為直接與硅片圖形對應的掩模版圖形，即硅片圖形放大R倍后的圖形)進行一階修正，且一階修正圖形與零級圖形合并在一起。有關OPC和PSM的細節，可參考“Silicon Processing for the VLSI Era”，Vol.1，2ndEd.，Wolf和Tauber著。OPC和PSM均會使光刻成本極大地增加。3.定制集成電路定制集成電路包括半定制集成電路(semi-custom integrated circuit，簡稱為SCIC)和專用集成電路(application-specific integrated circuit，簡稱為ASIC)。在SCIC中，用戶只參與有限數目布線層。SCIC的制造廠家預先制造了大量半成品硅片，即母片。在這些母片上只完成了晶體管圖形，布線層可以根據用戶的需求定制。在SCIC中有兩個重要概念一為SCIC產品(SCIC product)，另一為SCIC族(SCIC family)。一SCIC族包括多種SCIC產品。每種SCIC產品中的所有芯片都具有相同的晶體管和互連線圖形；一SCIC族中的所有芯片具有相同的晶體管圖形，但它們可能具有不同的布線層圖形。SCIC的各層薄膜圖形可以分為通用膜圖形和專用膜圖形通用膜圖形在一SCIC族中通用，它通過通用掩模版形成；專用膜圖形只由一SCIC產品專用，它通過專用掩模版形成。在存儲器領域里，SCIC的一個重要代表是只讀存儲器(ROM)；在邏輯電路領域里，SCIC的一個重要代表是可編程門陣列(PGA)。
在只讀存儲器(ROM)中，存儲元可以位于水平互連線和垂直互連線的交叉處。存儲元代表的數字信息通過通道孔的存在與否來決定。對于分別使用圖1CA-圖1CB、屬于同一ROM族中兩種不同ROM產品來說，它們存儲不同的數字信息在圖1CA中，存儲元93、94分別代表邏輯“0”、“1”；在圖1CB中，分別代表“1”、“0”。ROM的一個特例是三維只讀存儲器(參見中國專利ZL98119572.5)。在3D-ROM的水平互連線和垂直互連線的交叉處還有一3D-ROM膜(又稱為準導通膜)。
可編程門陣列(PGA)通過通道孔的存在與否來設置互連線之間的連接。對于分別使用圖1CA-圖1CB、屬于同一PGA族中兩種不同PGA產品來說，它們有不同的互連線連接在圖1CA中，水平互連線162和豎直互連線173、174相連；在圖1CB中，它只和豎直互連線173相連。
PGA還可通過互連線分段來設置互連線。譬如說，如使用圖1BB的互連線掩模版，兩個互連段161′、161″可分別用于不同的互連線連結，且具有較小的容性負載；另一方面，如使用圖1BA的互連線掩模版，則互連線161C為一連續線。圖1BA-圖1BB中的互連線圖形可以用在不同的互連線設置中。
另一種定制集成電路為ASIC。ASIC具有芯片面積小，速度快等優點。現有技術中，ASIC產品中所有的掩模版都需定制。數目眾多的定制掩模版導致ASIC，尤其是中小批量生產的ASIC價格很高。即使在多家代工廠(foundry)的Shuttle program中，一個5mm×5mm芯片的價格為～7.5萬美元。如此高昂的價格難以被多數設計公司承受。
在具體描述本發明之前，需作一說明本說明書中圖形的大小、尺寸、長度、寬度可能是硅片上圖形的大小、尺寸、長度、寬度，也可能是掩模版上圖形的大小、尺寸、長度、寬度，對此一般不作特別區分，但讀者應從上下文中推出。譬如說，本說明書并不特別區別硅片上的最小尺寸FW和掩模版上相應的尺寸FM(FM＝FW×R，R為光刻機的圖形縮小倍數)。如果上下文是硅片圖形，則F指FW；如果上下文是掩模版圖形，則F指FM。
本發明中縮寫的全稱R-光刻機的圖形縮小比ODP-開口定義面F-工藝支持的最小硅片尺寸或對應的掩模版尺寸 LMP-光調制面SCIC-半定制集成電路 LMC-光調制元ASIC-專用集成電路 DFL-易于光刻編程的設計OPC-光學接近修正UOPM-均勻開口可編程掩模版PSM-移相掩模版 UMLM-均勻互連線掩模版OPM-開口可編程掩模版LP-光刻編程發明目的本發明的主要目的是提供一種低成本光刻技術。
本發明的另一目的是降低掩模版成本。
本發明的另一目的是降低光刻及相關工藝成本。
本發明的另一目的是降低高精度掩模版的成本并提高其光刻精度。
根據這些以及別的目的，本發明提出了多種低成本光刻技術。

發明內容
本發明提出的低成本光刻技術基于兩種方法1、使用低精度的掩模版(如nF開口掩模版，開口大小～nF，n＞1)制造高精度的薄膜圖形(如開口類圖形，開口大小～1F)；2、提高掩模版的再使用率(如使用運算型光刻系統和/或光刻編程系統)。低成本光刻技術可以用來制造光刻編程集成電路等。另一方面，低成本光刻技術中的圖形分布法還能應用到高精度的掩模版中，實現高階修正掩模版(即對掩模版圖形進行高階修正)和掩模版的冗余修復(即通過冗余掩模圖形來修復有缺陷的掩模版)。
1.nF開口類圖形極其相關工藝本發明提出了一種利用低精度(故成本也低)掩模版來形成高精度薄膜圖形的方法。該方法尤其適合于開口類圖形的形成(如層間連接和分段線)。對于層間連接來說，在垂直于高層互連線的方向上，層間連接(開口)的寬度由高層互連線決定；在沿高層互連線的方向上，層間連接(開口)的寬度可以比低層互連線的寬度大。對分段線來說，開口(缺口)的大小最好能大于互連線的線寬。相應地，在這些圖形中的開口大小能比與之相互作用的互連線寬。因互連線的最小寬度為1F，故開口的寬度可為nF，其中n＞1。換句話說，nF開口掩模版(n＞1，特征尺寸＞1F)能用來實現高精度開口類圖形(特征尺寸～1F)。它有如下優點1、由于其特征尺寸較大，nF開口掩模版成本較低；2、因它對邊緣形狀誤差有較高容忍度，nF開口掩模版可用低精度的制版方法來制造，甚至在加工廠中利用常規光刻機制造；3、在光刻工藝中，nF開口圖形與高低層互連線圖形之間的套刻對準精度要求較低。因此，該工藝是一低成本光刻工藝。
在本說明書中，使用nF開口掩模版形成的互連線層間連接被稱為aiv。在其工藝流程中，最好能使用平面化填充(damascene)技術，尤其是雙重平面化填充(dualdamascene)技術。在雙重平面化填充的圖形轉換過程中，可以采取嵌入式nF開口圖形、nF開口先溝道后、溝道先nF開口后等方案。另一方面，對于分段線，可通過在nF開口掩模版與連續互連線掩模版之間進行光刻“或”運算來實現。
2.運算型光刻系統在運算型光刻系統中，硅片上的最終圖形是由多個掩模圖形通過一系列光刻邏輯運算形成的。一般說來，光刻邏輯運算包括光刻“或”和光刻“與”運算。光刻“或”運算可以通過對一硅片進行多次曝光來實現。光刻“與”運算可以通過對曝光光路進行多次濾光來實現。
運算型光刻系統的一個重要應用是圖形分布。所謂圖形分布，是指將硅片圖形分布到多個掩模版上，或一個掩模版的多個掩模區上(即圖形分布掩模版)。通過對這些掩模版(區)進行光刻邏輯運算，可在硅片上得到所需的圖形。使用圖形分布可以提高掩模版的再使用率。圖形分布法還可應用在高精度掩模版中，實現高階修正掩模版。
A.成熟掩模版和易變掩模版在集成電路設計中，經常遇到這種情況，電路的某一部分已很成熟(成熟電路)，但另一部分里某層薄膜的圖形須經常變動(易變電路)。使用常規光刻技術，對應于每一次變動，都需要訂購一張新的掩模版，這將造成極大的浪費。另一方面，使用圖形分布，可以將該硅片圖形分放在兩張掩模版(區)上一張對應于成熟電路(成熟掩模版)，另一張對應于易變電路(易變掩模版)。成熟掩模版可以使用在多種產品上，這樣能提高掩模版的再使用率。此外，易變掩模版上的信息量一般較小，因而其制造相對容易，耗時相對較少，且成本較低。
B.高階修正掩模版圖形分布的一重要應用領域是高階修正掩模版。現有技術中，掩模圖形之間的間距很小而不能容納掩模圖形的高階修正結構。圖形分布使掩模圖形的間距比常規掩模版大很多。這至少有兩個好處1、掩模圖形之間的接近效應(proximity effect)減少很多，因而能極大地減少了OPC運算量；2、更重要的是，掩模圖形之間較大的間距可以用來設計一些更復雜的高階修正結構，從而在使用同樣光刻機的情況下，高階修正掩模版可以得到更好的分辨率。高階修正掩模版可以是二元掩模版，這能極大地降低掩模版成本。
3.光刻編程系統光刻編程系統通過提高掩模版的再使用率來降低光刻成本，其核心技術是可編程掩模版。可編程掩模版是“軟”掩模版，它可以根據設置數據調整圖形。一種具有廣泛用途和極佳可制造性的可編程掩模版是開口可編程掩模版(opening-programmable mask，簡稱為OPM掩模版)，它可以控制各種開口圖形(如層間連接、分段線的缺口)的存在與否。
在使用光刻編程系統時，最理想的情形是存在一塊或多塊通用掩模版，它(們)可運用于大多數IC薄膜的光刻工藝中。通用掩模版的典型例子包括均勻OPM掩模版(UOPM掩模版)、均勻互連線掩模版(UMLM掩模版)等。UOPM掩模版上所有可編程開口具有相同尺寸和相同間距，且最好為1F或2F。UMLM掩模版上的互連線具有相同寬度和相同間距，且最好為1F。為了與這些通用掩模版配套，在設計版圖時最好能遵循“易于光刻編程的設計(design-for-litho-programming，簡稱為DFL)”，如a.硅片上的層間連接最好與UOPM掩模版的一可編程開口對應；b.至少互連線編程區域內的互連線具有相同寬度和周期(pitch)，其寬度最好小于等于UOPM掩模版開口的尺寸，周期最好等于一個或半個UOPM掩模版開口的周期。
4.低成本光刻技術的應用低成本光刻技術將nF開口掩模版、光刻編程系統與運算型光刻系統等技術有機地結合起來，從而極大地降低光刻成本。除了可以用來實現可編程系統芯片和可編程線狀圖形以外，它還可以用來實現對掩模版的冗余修復和光刻編程集成電路。
A.掩模版的冗余修復法現有技術中，在修復缺陷主掩模版(在理想的、無缺陷的情形下，主掩模版能產生所需的硅片圖形)時，一般采取缺陷處修復，即先清理主掩模版上的缺陷圖形，然后直接在該缺陷處形成糾錯結構。因為掩模圖形具有精細結構且其周圍具有密集的掩模圖形，缺陷處修復很難只清理缺陷圖形，而不損傷缺陷附近的、好的掩模圖形。對OPC和PSM掩模版來說，更難對它們直接進行修復。
利用運算型光刻系統中引入的圖形分布法，可以實現對掩模版的冗余修復法。其具體實現方法如下首先清理或抹黑缺陷圖形(清理或抹黑由今后光刻時采用的光刻邏輯運算決定)，然后在掩模版的其它區域(即冗余掩模區，或另一掩模版，即冗余掩模版。注意，冗余掩模區不在缺陷圖形處)上形成糾錯結構。這些冗余掩模區(版)內的糾錯結構可以通過光刻邏輯運算與主掩模區上的圖形在硅片上形成所需的圖形。因為糾錯結構形成在一張掩模版的不同區域或不同掩模版上，故其形成過程不會影響主掩模版上“好的”掩模圖形。該方法的另一優點是，在清理或抹黑缺陷圖形時不需要象現有技術一樣要求很高的精度，即使有部分好的掩模圖形在清理或抹黑過程中被損傷，可在冗余掩模區(版)輕易地復制這些損傷的掩模圖形。所以，這種冗余修復法更可靠，它能提高掩模版的成品率并尤其適合于OPC和PSM掩模版。
B.光刻編程集成電路低成本光刻技術可以用來實現光刻編程集成電路(litho-programmable IC，簡稱為LP-IC)。LP-IC中含有至少一層光刻編程薄膜，每層薄膜上有多個光刻編程開口類圖形(如層間連接和分段線)。這些開口圖形可以通過UOPM掩模版和UMLM掩模版來實現。在LP-IC的流程中，用戶首先產生一套用戶數據，該用戶數據在芯片中由一組定制薄膜表示；然后用戶對加工廠下一訂單。相應地，加工廠因而會給出一報價，故該訂單的預期收入為訂單定量與加工廠報價的乘積。對于LP-IC來說，該預期收入可以低于對應于該定制薄膜的常規(非編程)定制掩模版的價格。而對于現有技術來說，如需完成同一訂單，其制造成本，包括工藝和材料成本，應至少高于這些定制掩模版的價格。相應地，它們的預期收入應大于定制掩模版的價格。
LP-IC的一重要應用是光刻編程SCIC(LP-SCIC)。在LP-SCIC中，至少一部分定制薄膜是通過光刻編程形成的。LP-SCIC包括光刻編程只讀存儲器(LP-ROM)和光刻編程門陣列(LP-PGA)。LP-IC的另一重要應用—光刻編程ASIC(LP-ASIC)—進一步發揮低成本光刻技術的優勢，在其后端工藝中實現無(至少無昂貴)定制掩模版化。LP-ASIC的設計需要遵循更嚴格的“用于ASIC的、易于光刻編程的設計(ASIC-DFL)”規則在至少一層金屬層中，最好所有的金屬線都沿第一方向排列，且它們的寬度和間隔最好是1F；在與之相鄰的金屬層中，最好所有的金屬線都沿第二方向排列，且它們的寬度和間隔最好是1F。通過重復使用通用掩模版(如UOPM掩模版和UMLM掩模版)，能實現LP-ASIC的布線層。因為通用掩模版可以用在多個LP-ASIC產品中，故它們分攤到每個芯片上的成本很低。


圖1A-圖1CB表示多種現有技術使用的開口類圖形。
圖2A表示一種nF開口圖形極其與之相互作用的線條圖形，圖2B表示該nF開口的核心部分和邊緣部分，圖2C表示一nF(1＜n＜2)開口圖形，圖2DA-圖2DB表示一nF(n≥2)開口圖形及其截面圖。
圖3A-圖3C描述一aiv特例。
圖4AA-圖4CC表示aiv中各層介質膜的多個特例。
圖5A-圖5D(包括圖5A’)描述各種基于常規金屬化工藝的aiv流程。
圖6A-圖6C’描述各種基于單一平面化填充工藝的aiv流程。
圖7AA-圖7CE’描述各種基于雙重平面化填充工藝的aiv流程。
圖8A-圖8C解釋“或”型光刻系統的概念。
圖9AA-圖9EG描述“或”型光刻系統的幾個實施例。
圖10A-圖10C解釋“與”型光刻系統的概念。
圖11A-圖11B描述“與”型光刻系統的二實施例。
圖12A-圖12C描述一通過光刻“或”運算實現系統芯片中通道孔的實施例。
圖13A-圖13FC描述多種通過光刻“或”運算實現分段線的掩模版及工藝流程。
圖14AA-圖14DC描述幾個通道孔圖形的高階修正結構。
圖15AA-圖15BC描述幾個線條圖形的高階修正結構。
圖16AA-圖16DB描述薄膜掩模版的幾種實施例。
圖17AA-圖17DB解釋光刻編程系統的概念。
圖18A-圖18B表示兩種通用掩模版。
圖19A-圖19BC描述多種遵循“易于光刻編程的設計(DFL)”的通道孔和互連線。
圖20A-圖20CB描述多種利用混合型光刻系統實現的可編程SoC開口圖形和線狀圖形。
圖21AA-圖21DC表示多種掩模版的冗余修復法。
圖22描述一種光刻編程集成電路(LP-IC)的流程。
圖23AA-圖23F描述多種光刻編程ASIC的實施方法。
為簡便計，在本說明書中，如果一個圖號缺應有的后綴，則表示它代表所有具有該后綴的圖。如圖14指圖14AA-圖14DC；圖14A指圖14AA-圖14AC。
具體實施例方式
1.nF開口類圖形及相關工藝根據本發明，可以利用低精度掩模版(如nF開口掩模版)來實現高精度的開口類圖形(如層間連接和分段線)。
A.nF開口類圖形在開口類圖形的工藝過程中，光刻膠中形成了開口圖形。圖2A描述一開口50o。它可以和與其相鄰的金屬線162(和174)相互作用。如果金屬線162、174位于相鄰的兩金屬層中，則開口50o可以在它們之間形成層間連接；另一方面，開口50o也可以將金屬線162分為兩段162l、162r。相應地，層間連接和分段線被稱為開口類圖形(也參見圖1)。對于層間連接，開口50o的尺寸Wo、Lo可大于該處互連線162、174的線寬Dl、Dm(～1F)；對于分段線，開口50o的大小Wo可以大于互連線162的線寬Dm(～1F)。換一句話說，開口50o的大小Wo(和Lo)可以大于與之相互作用的互連線的線寬Dm(和Dl)。相應地，開口50o被稱為nF開口(n＞1，如n＝2)，譬如說，0.13μm技術中的開口類圖形可以使用0.25μm技術的開口掩模版。很明顯，這些掩模版將更廉價。
圖2B表示nF開口掩模版50om上nF開口50o的核心部分50oc和邊緣部分50op。在對開口圖形50o曝光時，只需保證其核心部分50oc能充分曝光，而其邊緣部分50op的曝光程度和精度則無較高要求(其理由見圖3AA-圖3BB和圖13A-圖13FC)。由于nF開口掩模版對開口50o的邊緣形狀誤差有較高容忍度，因而在制版時沒有必要使用高精度且昂貴的電子掃描法，而可采用低精度的制版法，如可在加工現場的常規光刻機中制造掩模版，這樣能極大地降低掩模版成本并縮短周轉時間。此外，在曝光時，nF開口掩模版與高低兩層互連線掩模版之間的套刻(alignment)精度要求不高，故它的光刻工藝成本也較低。
現有技術中，相鄰開口50va、50vb的尺寸Dv一般小于等于它們之間的間距Sv(圖1CA)。而對于nF開口來說，如1＜n＜2，則相鄰開口50oa、50ob的尺寸Do大于它們之間的間距So(圖2C)；如n≥2，則相鄰開口并在一起形成合并開口，如合并開口50o2是由兩個開口合并形成的，合并開口50o4是由四個開口合并形成的(圖2DA)。作為一個比較，在圖2DA中還有一個獨立開口圖形50o1(即未與其它開口合并的)。獨立開口圖形50o1的一個邊長Wo等于合并開口50o2、50o4的一個邊長Wo2、Wo4，另一邊長Lo小于合并開口的至少一另一邊長Lo2、Lo4。現有技術中，即使兩個通道孔相鄰且與同一條高層互連線相連，它們在物理上仍是兩個獨立的通道孔，而合并開口50o2形成了一連續圖形(圖3DB)。這種含有合并開口的nF開口掩模版成本更低。
B.Aiv的技術特征為區別常規的1F通道孔via，在本說明書中，基于nF開口掩模版的層間連接被稱為aiv。圖3A表示一用來形成圖3C上標出的aiv 321a、322a的nF開口圖形和高層互連線圖形的相對位置，圖3B表示這些nF開口圖形和低層互連線圖形的相對位置。由于圖3的aiv結構含有沿aiv長度和寬度方向的截面圖，故在圖3及以后的圖例中均使用這種aiv結構來解釋本發明。這里，aiv的長度方向是指垂直于其高層互連線的方向；aiv的寬度方向是指沿其高層互連線的方向。nF開口321、322提供高層互連線311和低層互連線331、高層互連線312和低層互連線332之間的層間連接。硅片上的aiv圖形是nF開口圖形和高層互連線圖形的交集。圖3C是aiv 321a、322a沿A1-A2的截面圖。沿aiv 322a的寬度方向，aiv的寬度2wa等于高層互連線312的寬度2wm，故在此方向上，aiv的精度由高層互連線掩模版決定，nF開口圖形對aiv形狀無影響。另一方面，在沿aiv 321a的長度方向上，aiv的長度1la等于nF開口321的長度1lo，它可以大于位于該aiv處的低層互連線331的寬度1wl。其實，只要aiv321a的右邊界1ar(對應于圖3AA中nF開口圖形321的右邊界1r)不接觸相鄰的低層互連線332，則不會影響電路的正常工作。故nF開口圖形在版圖設計上有很大彈性。
在圖2A-圖3C中，層間連接是一雙向連接(即沿其兩個方向上的電阻都很低)。實際上，其它形式的層間連接也可以使用nF開口掩模版，它們包括可編程層間連接(如反熔絲)和單向連接(即其電阻沿一個方向較沿相反方向大，如3D-ROM元)。在一可編程層間連接中，aiv還含有一反熔絲膜；在一單向連接中，aiv還含有一ROM膜(也被稱為準導通膜)。類似地，在這些器件中，aiv的長度也可以大于低層互連線的寬度，aiv的寬度可以等于高層互連線的寬度。它們的工藝流程與圖2A-圖3C中的(雙向)連接類似。
在圖3C中，低層互連線(如331、332)之間的絕緣介質被稱為低層介質膜400l，aiv(如321a、322a)之間的絕緣介質被稱為層間介質膜400a，高層互連線(如311、312)之間的絕緣介質被稱為高層介質膜400m。這些介質膜的結構需要能滿足aiv工藝的要求，其實施例由圖4AA-圖4CC給出。圖4AA-圖4CC表示幾個介質膜的特例。
圖4AA-圖4AB描述幾個低層介質膜400l的特例。圖4AA中的低層介質膜400l含有一單一均勻的介質材料400d0。在圖4AB中，低層互連線331兩側的低層介質膜400l具有至少兩層介質膜400d8、400d9。介質膜400d9一般含有低介電常數的絕緣介質，如氧化硅、SiLK等；介質膜400d8可用作在刻蝕層間介質膜400a時的刻蝕停止膜，它可以含有氮化硅、高電阻率的多晶或非晶硅等。
圖4BA-圖4BC表示幾個層間介質膜400a的特例。圖4BA的特例使用一單一均勻的絕緣介質400d1。在圖4BB中，層間介質膜400a包含兩層介質膜400d2、400d3，介質膜400d2可用作刻蝕介質膜400d3時的刻蝕停止膜，它可以含有氮化硅、高電阻率的多晶或非晶硅等。介質膜400d3含有低介電常數的絕緣介質，如氧化硅、SiLK等。圖4BC中的層間介質膜400a含有三層介質膜400d4、400d5、400d6，它們可互為上一層介質膜的刻蝕停止膜。這些介質膜的一個例子是介質膜400d5含有低介電常數的絕緣介質，如氧化硅、SiLK等；介質膜400d4、400d6含有氮化硅、高電阻率的多晶或非晶硅等。
圖4CA-圖4CC表示幾個高層介質膜400m的特例。圖4CA的特例使用一單一均勻的絕緣介質400d10。在圖4CB中，高層介質膜400m包含兩層介質膜400d11、400d12，介質膜400d12可用作刻蝕介質膜400d11時的硬掩模版(hard mask)。這些介質膜的一個例子是介質膜400d11含有低介電常數的絕緣介質，如氧化硅、SiLK等；介質膜400d12含有氮化硅、高電阻率的多晶或非晶硅等。圖4CC中的高層介質膜400m含有三層介質膜400d13、400d14、400d15。它們最好能互為上一層介質膜的刻蝕停止膜。高層介質膜400m的第一例子是介質膜400d14含有低介電常數的絕緣介質，如氧化硅、SiLK等；介質膜400d13、400d15均含有氮化硅、高電阻率的多晶或非晶硅等。它的第二例子是介質膜400d14含有氧化硅、SiLK等；介質膜400d13含有氮化硅等；介質膜400d15含有高電阻率的多晶或非晶硅等。
C.Aiv的工藝流程圖5A-圖7CE’描述幾種aiv的制造流程。它們可以根據使用的金屬化工藝分為基于常規金屬化、單一平面化填充、雙重平面化填充的aiv流程。
a.基于常規金屬化工藝的aiv流程圖5A-圖5D(包括圖5A’)描述各種基于常規金屬化的aiv工藝流程。在形成低層互連線331、332之后，生成層間介質膜400a，并通過nF開口掩模版對其進行圖形轉換(圖5A)。在對層間介質膜400a進行刻蝕去膠后，淀積一層導體膜310m(圖5B)。之后，對高層互連線掩模版進行曝光，然后刻蝕導體膜以形成高層互連線311、312(圖5C)。最后，在高層互連線311、312之間填充高層介質膜400m并作平面化(圖5D)。圖5A’對圖5A作了一個變化。在對層間介質膜400a進行圖形轉換之后，形成一個傾斜的邊墻(taperedsidewall)。這種傾斜的邊墻能方便高層互連線的刻蝕。它也能用于別的aiv結構中。
b.基于單一平面化填充的aiv流程圖6A-圖6C’中的實施例采用單一平面化填充(single damascene)步驟來形成aiv。在層間介質膜400a中形成nF開口之后，即對其進行單一平面化填充(圖6A)。這樣，在nF開口內形成金屬塞400p。之后，在此結構上形成一層導體膜，并通過高層互連線掩模版進行曝光，然后刻蝕導體膜形成高層互連線311、312。該刻蝕步驟可以將至少部分金屬塞一起刻蝕掉(圖6B)或停止在金屬塞400p上(圖6B’)。最后，在高層互連線311、312之間填充高層介質膜400m并作平面化，以完成高低互連線之間的連接(圖6C、圖6C’)。
c.基于雙重平面化填充的aiv流程在aiv的工藝流程中，最好能充分利用雙重平面化填充(dual damascene)的優勢。基于雙重平面化填充的aiv工藝流程可以使用嵌入式nF開口圖形(圖7AA-圖7AF，包括圖7AA’、圖7AE’)、nF開口先溝道后(圖7BA-圖7BH)、溝道先nF開口后(圖7CA-圖7CF，包括圖7CE’)等方案。
圖7AA-圖7AF描述一種使用嵌入式nF開口圖形的雙重平面化填充步驟并用之來實現aiv的工藝流程。所謂嵌入式nF開口圖形是指nF開口圖形被嵌入在層間介質膜400a和高層介質膜400m之間。其實現方法包括如下步驟首先，在低層互連線331、332上形成層間介質膜400a(圖7AA)。該層間介質膜400a可以采用圖4BC中層間介質膜400a的結構，即含有三層介質膜400d4、400d5、400d6。然后，通過光刻將nF開口圖形321、322轉換到介質膜400d6中(圖7AB)。之后，再淀積高層介質膜400m并通過高層互連線掩模版進行曝光(圖7AC)。這里，高層介質膜400m可以采用圖4CA中高層介質膜的結構。在曝光后，對高層介質膜400m和介質膜400d5進行刻蝕直到介質膜400d4被暴露(圖7AD)。然后，將介質膜400d4刻蝕去掉并暴露低層互連線331、332。這樣，形成aiv 321a、322a和溝道311t、312t(圖7AE)。最后，在aiv 321a、322a和溝道311t、312t中填充金屬以形成aiv和高層互連線(圖7AF)。
與一般的“無邊界的雙重平面化填充(borderless dual damascene)”相比，本發明中aiv的長度1la可以大于低層互連線331的寬度1wl。為了避免在刻蝕介質膜400d4時過度損傷暴露的低層介質膜400l，層間介質膜400a的底部最好含有刻蝕停止膜400d2，或低層互連線331上表面的兩側最好具有刻蝕停止膜400d8，即低層介質膜400l采用圖4AB的結構。這對圖7中別的實施例也適用。
圖7AA’、圖7AE’描述一簡化了的、使用嵌入式nF開口圖形的雙重平面化填充工藝。在該實施例中，層間介質400a和高層介質400m均為單一的、均勻介質，且它們最好由不同介質構成(如層間介質膜400a最好含有氮化硅等，高層介質膜400m最好含有氧化硅等)。別的步驟與圖7AA-圖7AF相似。
在圖7A的實施例中，nF開口的圖形轉換發生在淀積層間介質膜和高層介質膜之間。在圖7B和圖7C的實施例中，所有的圖形轉換均發生在層間介質膜和高層介質膜形成之后。圖7B和圖7C之間的區別在于圖形轉換發生的順序圖7B采用nF開口先溝道后，圖7C采用溝道先nF開口后。
圖7BA-圖7BH描述一種使用nF開口先溝道后的雙重平面化填充步驟并用之來實現aiv的工藝流程。首先，在低層互連線331、332上形成層間介質膜400a和高層介質膜400m(圖7BA)。在此特例中，層間介質膜400a可采用圖4BB中層間介質膜的結構，高層介質膜400m可采用圖4CC中第一例子的結構。然后，將nF開口圖形321、322轉換到介質膜400d15上(圖7BB)。這樣，刻蝕后的介質膜400d15可用作以后刻蝕的硬掩模版。之后，再涂抹光膠340b并對溝道掩模版進行曝光(圖7BC)。曝光后進行一系列刻蝕第一刻蝕將暴露的介質膜400d14刻蝕去掉直到400d13(圖7BD)；第二刻蝕將暴露的介質膜400d15、400d13刻蝕去掉直到400d3(圖7BE)；第三刻蝕將暴露的介質膜400d3、400d14刻蝕去掉直到400d2、400d13(圖7BF)；去掉光膠，并經過第四刻蝕將暴露的介質膜400d2、400d13、400d15去掉直到400d3、400d14(圖7BG)。最后，填充金屬并將其平面化(如使用CMP等方法)，以形成高層互連線311、312(圖7BH)。
圖7CA-圖7CF描述一種使用溝道先nF開口后的雙重平面化填充步驟并用之來實現aiv的工藝流程。與圖7BA類似，在低層互連線331、332上形成層間介質膜400a和高層介質膜400m。與圖7BA不同的是，溝道圖形311、312被首先轉換到介質膜400d15上(圖7CA)。然后，再涂抹光膠340a并對nF開口掩模版進行曝光(圖7CB)。利用硬掩模版400d15和曝光后的光膠340a作屏蔽，進行一系列刻蝕第一刻蝕將暴露的介質膜400d14刻蝕去掉直到400d15(圖7CC)；第二刻蝕將暴露的介質膜400d13去掉直到400d3、400d15(圖7CC)；去掉光膠340a，第三刻蝕將暴露的介質膜400d3、400d14去掉直到400d2、400d13、400d15(圖7CD)；第四刻蝕將暴露的介質膜400d2、400d13和400d15去掉直到400d3、400d14(圖7CE)。最后，填充金屬并將其平面化，以形成高層互連線311、312(圖7CF)。
在完成圖7CE的第四刻蝕步驟后，還可以在aiv和溝道的內壁上形成介質間隔(spacer)400sp(圖7CE’)。該介質間隔400sp可含有氮化硅等絕緣材料，它可以保證aiv 321a、322a和低層互連線331、332之間充分的電絕緣。很明顯，在圖5C、圖6B、圖6B’、圖7AE、圖7AE’、圖7BG的特例中也可以使用介質間隔。在圖5C、圖6B、圖6B’中，介質間隔形成在nF開口的兩邊；在圖7AE、圖7AE’、圖7BG中，介質間隔形成在aiv的兩邊。
圖7的實施例中使用了多層刻蝕停止膜。實際上，也可以使用定時刻蝕(timed etch)。如使用定時刻蝕，則在介質膜的設計中可將部分刻蝕停止膜省去。
2.運算型光刻系統在運算型光刻系統中，硅片圖形(硅片上的曝光圖形)是由多個掩模圖形(通過掩模版形成的圖形)通過一系列光刻邏輯運算形成的。光刻邏輯運算的典型例子包括光刻“或”運算和光刻“與”運算。
A.“或”型光刻系統圖8A-圖8C解釋“或”型光刻系統的概念。圖8A-圖8B的圖形是在曝光時由兩個掩模區分別投影到硅片上的圖形，即掩模圖形88AP、88BP；圖8C的圖形是顯影后在硅片上形成的圖形，即硅片圖形88OLP。該曝光圖形88OLP是第一和第二掩模圖形88AP、88BP的合集。相應地，該運算被稱為光刻“或”運算。在光刻運算時，掩模圖形88AP的參照點OA與掩模圖形88BP的參照點OB重合。由于光刻“或”運算，可以將硅片上的最終曝光圖形分布在多個掩模區(或掩模版)中，故能實現圖形分布。
圖9AA-圖9EG表示“或”型光刻系統的幾個實施例。圖9C的實施例只需要一遍曝光，其余的實施例均需要兩遍曝光(注意，曝光之間無顯影步驟)。圖9B-圖9EG的實施例是“無縫”多次曝光設備，即在多次曝光過程中掩模圖形自然對準，它具有較高的曝光生產率。
圖9AA-圖9AB的實施例使用一常規曝光設備120O1。它含有一光具組并對同一目標載體(如硅片)22進行兩遍曝光80EA、80EB。在曝光80EA時，它通過掩模版88A形成第一掩模圖形88AP；在曝光80EB時，它通過掩模版88B形成第二掩模圖形88BP。在該兩遍曝光80EA、80EB之間不要顯影但要套刻對準。在所有曝光結束后最后一次顯影。
圖9B是一并列式曝光系統120O2。它含有兩套具有共享載物臺21M的光具組20A、20B。硅片22先在光具組20A處曝光，緊接著它向前移至光具組20B處曝光。通過精確控制二掩模版88A、88B的相對位置，不難達到以下目標如果硅片22在光具組20A中與掩模版88A對準的話，則當它移到光具組20B時，它應與掩模版88B自然對準，不需要再作套刻對準。
圖9C的實施例是一同步曝光系統120O3。它含有兩套帶有一50/50分光器(50/50beamsplitter)24s的光具組20C、20D。這里，進入50/50分光器24s的光線一半被反射，一半被透射。第一掩模版88A形成的掩模圖形88AP透過分光器24s，第二掩模版88B產生的圖形88BP被分光器24s反射，它們在分光器24s處被合并在一起，并投射到硅片22上。該實施例可只需要一次曝光。在該實施例中，還可以在分光器24s的另一邊120d同時對另一硅片22’曝光，這能進一步提高生產率。
圖9DA-圖9DB的實施例使用一具有掩模版步進功能的曝光設備120O4，它含有一個光具組。這里，掩模版88A、88B被固定在一支撐器件88H上，它們的相對位置在曝光過程中不變。通過精確控制支撐器件88H在兩遍曝光80EA、80EB之間的步進，可以省去兩遍曝光之間的套刻對準步驟。
圖9EA-圖9EG的實施例是圖9DA、圖9DB中實施例的一個延伸。它也使用一具有掩模版步進功能的曝光設備120O5。注意到，在圖9DA、圖9DB中，掩模圖形88AP、88BP來自兩塊掩模版88A、88B；在圖9EC中，掩模圖形88AP、88BP來自一塊掩模版88上的二掩模區88A’、88B’，即掩模圖形分布在不同掩模區中。相應地，這種掩模版88被稱為圖形分布掩模版。在圖形分布掩模版上，有一個掩模區所覆蓋的面積與常規掩模版上掩模區所覆蓋的面積相近，且兩個掩模區的所覆蓋的面積大于常規掩模版上掩模區所覆蓋的面積。一般說來，常規掩模版上的掩模區(常規掩模版上只有一個掩模區)由光刻機的最大曝光孔徑25決定。這里，掩模區88A’原點OA(OA在此也被用作該掩模版88的原點MO)與掩模區88B’原點OB的間距為Sx。圖形分布掩模版88的步進控制較為容易。
圖形分布掩模版88可能比常規掩模版大且較重，在曝光時因其自身重量會下垂。在一些對重力下垂較敏感的應用中，可以在圖形分布掩模版88下、在兩個掩模區88A’、88B’之間設計一支架88s。該支架88s對掩模版88提供重量支持，同時因為它不在曝光區域內，該支架88s不影響曝光過程。注意到，圖14AB、圖15AB、圖21CA等的實施例均可含有這種支架。為簡便計，在這些圖中均未畫出支架。
圖9ED-圖9EG描述了曝光設備120O5的光刻過程。它對硅片要進行兩遍曝光80EA、80EB，在第一遍曝光80EA時，曝光孔25與掩模區88A’對準，即掩模區88A’原點OA與曝光孔原點OO重合(圖9ED)。硅片22上的芯片38a-38d依次對掩模區88A’曝光(圖9EF)。在兩遍曝光之間，掩模版88在OX方向上位移了ΔS(ΔS＝Sx)。相應地，在第二遍曝光80EB時，曝光孔25與掩模區88B’對準，即掩模區88B’原點OB與曝光孔原點OO重合(圖9EE)。同樣地，硅片22上的芯片38a-38d依次對掩模區88B’曝光(圖9EG)。在兩遍曝光之間，硅片原點WO、WO’重合。在所有曝光完成后，硅片22最后一次顯影成像。
B.“與”型光刻系統圖10A-圖10C解釋“與”型光刻系統的概念。圖10A-圖10B表示該“與”型光刻系統產生的第一和第二掩模圖形88AP、88BP，圖10C表示硅片上的最終曝光圖形88ALP。該圖形88ALP是第一和第二掩模圖形88AP、88BP的并集。相應地，該光刻邏輯運算被稱為光刻“與”運算。在此運算中，掩模圖形88AP、88BP的參考點OA、OB重合。
圖11A-圖11B表示“與”型光刻系統的二實施例。圖11A是一透射“與”型光刻系統120A1。它使用二掩模版88A、88B，它們分別產生第一和第二掩模圖形88AP、88BP。來自光源26的光線分別被掩模版88A、88B濾光，只有掩模版88A和88B均為透明處才能在硅片22上曝光。圖11B是一反射“與”型光刻系統120A2，只有掩模版88A和88B均可反射處才能在硅片22上曝光。
C.具有高再使用率的掩模版運算型光刻系統可以提高掩模版的再使用率。對于具有成熟電路和易變電路的IC來說，可以將IC的薄膜圖形分放在兩張掩模版(區)上一張對應于成熟電路(即成熟掩模版)，另一張對應于易變電路(即易變掩模版)。通過光刻“或”運算，可以實現所需的硅片圖形。由于成熟掩模版可以使用在多種產品上，故掩模版的再使用率能被提高。另一方面，易變掩模版上的信息量一般較小，故其制造較容易，耗時較少，且成本較低。
a.系統芯片(SoC)現有系統芯片(SoC)經常需要含有掩模編程集成電路(mask-programmable IC，簡稱為MPIC)。這些MPIC一般與別的IC混合起來完成更強的功能。圖12A表示一SoC芯片80SOC的通道孔圖形，該SoC芯片含有一片內MPIC 80mp和一片內ASIC 80as。其中，MPIC 80mp區域內的通道孔圖形需要經常改變。
該SoC芯片的通道孔圖形可以用兩張掩模版(區)來實現ASIC通道孔掩模版80ASO(圖12B)和MPIC通道孔掩模版30MPO(圖12C)。ASIC掩模版80ASO含有片內ASIC80as的通道孔圖形90aa、90ab、90ba，但無片內MPIC 80mp的通道孔圖形。MPIC掩模版30MPO含有片內MPIC 80mp的通道孔圖形90bb-90cc，但在其對應于片內ASIC 80as的區域內無通道孔圖形。這兩張掩模版80ASO和30MPO可以通過光刻“或”運算形成所需的通道孔圖形80SOC。注意到，除通道孔圖形外，SoC中的別的薄膜圖形也可以通過光刻邏輯運算合成，在此不再贅述。
b.分段線如圖13A所示，通過改變分段缺口161g的位置，可以調整分段線161’、161”的長度。分段線可以通過光刻邏輯運算來實現，它需要兩張掩模版(區)一是連續線掩模版；一是分段缺口掩模版。圖13B-圖13C描述了一種實施例。
圖13B-圖13C分別表示一連續線掩模版80M和一分段缺口掩模版80G。連續線掩模版80M上的線條圖形161、162為暗圖形，分段缺口掩模版80G上的開口圖形161o、162o為明圖形，這些圖形在硅片上的相對位置由圖13C表示。通過光刻“或”運算，掩模版80M、80G形成圖13A中的分段線圖形。通過控制分段缺口掩模版中開口的位置，可以根據用戶需要改變分段線的長度。注意到，開口161o超出線條161的部分161oo對最后分段線的形狀無影響。因此，在設計時對開口161o的形狀要求不是很高(參見圖2B)。
圖13DA-圖13DC是一分段線的工藝流程(這些截面圖為在圖13A中沿C1-C2的截面圖)。該流程使用常規的金屬化工藝。第一曝光對連續線掩模版80M曝光，故除區域161、162外的其余區域上的光刻膠18pr均被曝光(圖13DA)；第二曝光對分段線掩模版80G曝光，故區域161(即分段缺口161g)內的光刻膠18pr曝光(圖13DB)；顯影后，只有區域162內的光刻膠留下來。
分段線的另一工藝流程基于平面化填充(damascene)。它要求在填充金屬前形成溝道，平面化填充使用的溝道掩模版80T(圖13E)與連續線掩模版80M(圖13B)圖形互補，它不適合光刻“或”運算。為了能使用平面化填充，最好采用負膠技術。使用負膠技術的好處是可以使用相同的掩模版組(即連續線掩模版80M和分段線掩模版80G)來形成所需的溝道圖形。其工藝流程見圖13FA-圖13FC。它與圖13DA-圖13DB類似，唯一不同的是光刻膠18pr僅在區域162處被去掉，在別的區域均留下。很明顯，該工藝流程可以形成圖13DA-圖13DC的分段線。
D.高階修正掩模版通過圖形分布，掩模圖形之間的間距可以比常規掩模版大很多。相應地，掩模圖形之間的接近效應(optical proximity effect)減少很多，同時，掩模圖形之間較大的間距可以用來設計一些更復雜的高階修正結構，從而可以實現具有高階圖形修正的掩模版。圖14AA-圖15BC描述多個具有高階圖形修正的掩模版。
圖14AA-圖14AC描述一利用圖形分布掩模版來實現高密度通道孔的光刻流程。圖14AA表示期望的、硅片18SI上的通道孔圖形18a-18p。這里所示的通道孔僅表示該處可能有通道孔，它如是實線(如18a)，則表示該處有通道孔；如是虛線(如18b)，則表示該處并無通道孔。每個通道孔的邊長為Dv，通道孔之間的間距為Sv。
為了實現圖14AA中的通道孔圖形，可以使用一具有四個掩模區18A-18D的圖形分布掩模版18MS和一運算型光刻系統。如圖14AB所示，在掩模版18MS中，每個掩模區含有一部分通道口圖形，如掩模區18A中含有通道口圖形18e’、18g’、18m’、18o’，掩模區18B中含有通道口圖形18a’、18c’、18i’、18k’。
曝光流程如圖14AC所示第1曝光時，掩模區18A的原點O1與曝光孔原點OO重合，掩模版18MS的位移ΔS為(0，0)，硅片上通道孔18e、18g、18m、18o被曝光；第2曝光時，掩模區18B的原點O2與曝光孔原點OO重合，掩模版18MS的位移ΔS為(-Sx，0)，硅片上通道孔18a、18c、18k被曝光(18i處本無通道孔)；第3曝光時，掩模區18C的原點O3與曝光孔原點OO重合，掩模版18MS的位移ΔS為(-Sx，Sy)，硅片上通道孔18l被曝光(18b、18d、18j處本無通道孔)；第4曝光時，掩模區18D的原點O4與曝光孔原點OO重合，掩模版18MS的位移ΔS為(0，Sy)，硅片上通道孔18f、18p被曝光(18h、18n處本無通道孔)。
在圖形分布掩模版18MS中，通道孔之間的間距Sv3等于3F，這是常規掩模版中通道孔圖形間距的3倍。一般說來，如圖形分布掩模版含有n2個掩模區，則其通道孔圖形間距可以是常規掩模版中通道孔圖形間距的(2n-1)倍。使用具有較稀疏掩模圖形的掩模版，即圖形分布掩模版，至少有以下兩個好處1、在對每個掩模區曝光時，掩模圖形之間的光學接近效應(optical proximity effect，簡稱為OPC)減少很多，因而能極大地減少OPC運算量，降低成本；2、更重要的是，較大的掩模圖形間距可以用來設計一些更復雜的光學修正結構，以實現具有高階修正圖形的掩模版，即高階修正掩模版。相比之下，常規掩模版上的圖形間距可以是1F，在其上形成復雜的高階修正圖形不現實。在使用相同曝光設備的情形下，高階修正掩模版的曝光精度更好，且還可以是二元掩模版。圖14BA-圖14DC描述了幾個高階修正掩模版。
圖14BA-圖14BC描述邊緣移相OPM一個例子。這里，通道孔18g’是一零階明圖形，邊緣移相膜18ps為其一階修正圖形，它圍繞至少部分零階明圖形18g’。這里，零階明圖形18g’和其所有的修正圖形18ps組成一套掩模明圖形，它們在硅片上形成所期望的明圖形。如使用常規掩模版，掩模圖形間的小間距(～1F)使邊緣移相膜18ps的設計受到諸多限制，如邊緣移相膜18ps的寬度Wcs不能大于F/2。對于圖形分布掩模版來說，零階明圖形之間的間距Dv3較大(至少～3F)，邊緣移相膜18ps的寬度Wcs可以增加3倍，即它可以大于F/2。換一句話說，掩模明圖形的范圍(即最高階修正圖形18ps最外緣之間的距離)Rc可以大于2F，這在現有技術中是不可能的。所以，邊緣移相膜18ps的設計、制造和優化更易于實現。
圖14CA-圖14DC表示兩種具有二階修正圖形的掩模版。在圖14CA-圖14CB中，通道孔18g’周圍形成了一個二階修正環18psa，該二階修正環18psa圍繞至少部分零階明圖形18g’且通過一隔離結構18sf與通道孔18g’隔開。隔離結構18sf可以為鉻(Cr)膜、移相膜或一溝道。這里，通道孔18g’、隔離結構18sf和二階修正環18psa組成一套掩模明圖形，其范圍Rc可以大于2F。該實施例的掩模版18A是一二元掩模版。二階修正環18psa為一明圖形，且其寬度最好小于零階明圖形的寬度。二元掩模版的制造更容易，成本更低。從圖14CC中曝光光線的電場強度圖可看出，二階修正環18psa產生的電場18psaE將通道孔圖形18g’產生的一階衍射電場18gE相互抵消，最后形成的曝光電場18cE具有很好的形狀。
圖14DA-圖14DB的實施例綜合了圖14BA-圖14BC和圖14CA-圖14CC的精神。通道孔18g’周圍形成了一個一階修正環18ps’和一個二階修正環18ps”，它們組成一套掩模明圖形，其范圍Rc可以大于2F。在該實施例中，一階修正環18ps’可含移相材料，二階修正環18ps”可為一般明圖形。從圖14DC的電場強度圖可以看出，兩個修正環18ps’、18ps”的曝光電場可以基本消去來自通道孔的一階最大衍射場18cE’，故該實施例可以達到極好的分辨率。實際上，上述實施例是二階Fresnel cone plate的一個特例。
除通道孔外，圖形分布也能提高線條分辨率。圖15AB中的圖形分布掩模版28MS可以用來實現圖15AA中的互連線28a-28c。這里，只對明圖形(這里，明圖形為線間距，即線條之間的間距)進行圖形分布。圖15AB中的運算型掩模版28MS含有兩個掩模區28A、28B掩模區28A含有互連線間隙圖形29a’、29c’；掩模區28B含有互連線間隙圖形29b’、29z’。其曝光過程可參考圖9EA-圖9EG。
在圖形分布掩模版上，線間隙之間的間距Sm3比常規掩模版上的間距Sm增大3倍。這能方便高階修正結構的設計。圖15BA-圖15BC描述了幾個對線間隙進行光學修正的實施例。圖15BA的掩模版28MSP類似于圖14BA，它含有一沿線間隙29b’的一階修正結構29ps(如移相膜)，它們組成一套掩模明圖形。在沿線間隙寬度的方向上，掩模明圖形的范圍Rc可以大于2F。圖15BB與圖14CA類似，掩模版28B含有一二階修正結構29psa，它為一二元掩模版。圖15BC的掩模版28B’與圖14DA相似，它含有兩階修正結構29ps’、29ps”。
E.薄膜掩模版運算型光刻系統還可以應用在薄膜掩模版(包括X光掩模版、電子束掩模版)中。X光掩模版(或電子束掩模版)的掩模圖形一般形成在一薄膜(如氮化硅)上。為了提高薄膜掩模版的耐用性，最好在薄膜掩模版下形成支架。為容納這些支架，最好使用圖形分布掩模版，即將掩模圖形分攤到多個掩模區上。在每個掩模區上可以存在無效曝光區，它們可用來形成支架。通過對這些掩模區進行光刻邏輯運算，在硅片上形成所需的圖形。
圖16AA-圖16BB描述薄膜掩模版的第一實施例。它含有第一掩模區135A和第二掩模區135B。圖16AA-圖16AB是第一掩模區135A的截面圖和頂視圖。支架138s1位于第一掩模區135A下方。在該實施例中，支架138s1內的掩模區為無效曝光區，其對應的硅片圖形需要形成在第二掩模區135B內。圖16BA-圖16BB是第二掩模區135B的截面圖和頂視圖。其支架圖形138s2、138s3與第一掩模區135A的支架圖形138s1基本互補。第二掩模區135B上的掩模圖形137b’、137c通過光刻“或”運算，與第一掩模區135A的掩模圖形137a、137b合并在硅片上形成所需圖形。在該實施例中，無效曝光區138s1-138s3中沒有掩模圖形。
圖16CA-圖16DB描述薄膜掩模版的第二實施例。與第一實施例比較，其無效曝光區138s1’由掩模圖形138s1’定義，而非通過支架138s1來定義。這樣，無效曝光區138s1’的區域定義更精確，且支架138s1’的設計可以有更大的自由度，如可以使用直支架138s1’。
3.光刻編程系統光刻編程系統也能提高掩模版的再使用率。其核心技術是可編程掩模版。可編程掩模版是“軟”掩模版，它可以根據設置數據調整其圖形。一種具有廣泛用途和極佳可制造性的可編程掩模版是開口可編程掩模版(opening-programmable mask，簡稱為OPM掩模版)。它能控制各種開口類圖形(如互連線層間連接、互連線缺口)的存在與否。以下(圖17)對光刻編程系統做一簡單的介紹，其具體實現方法可以參考由同一申請人于2002年9月29日遞交的、申請號為02131352.0的中國專利申請“光刻編程系統及其應用”。
A.開口可編程掩模版(OPM掩模版)圖17AA表示一用戶12將用戶數據17傳輸到加工廠14的流程。用戶數據17通過媒介18(如因特網、硬盤、光盤等)送到加工廠14。加工廠14將用戶數據17處理后形成設置數據16，并用它來控制光刻編程系統20，從而將用戶數據“固化”到硅片中。圖17AB表示一光刻編程系統20的層次結構。其核心部分是一OPM掩模版30。一般說來，每個OPM掩模版30含有光調制面(LMP)38和開口定義面(ODP)32。光調制面38控制是否在該開口70處曝光(參見圖17CA)；開口定義面32確定在硅片上最終曝光時開口70的形狀(參見圖17CB)。
圖17B表示一種透射型光刻編程系統20。它含有光源26、透射型OPM掩模版30t和光具組24。來自光源26的曝光光線在通過透射型OPM掩模版30t后，其明暗度由設置數據16控制。它再經過光具組24透射到目標載體22上。
圖17CA是一光調制面38的頂視圖。它控制是否在開口70aa-70bb處(圖17CB)曝光。該光調制面38含有設置數據總線16、一個2×2的光調制元矩陣40aa-40bb及其行解碼器16a、列解碼器16b。光調制元40aa含有光調制區50aa和周邊電路區60aa。光調制區的大小為Dc，間隔為Sc，周期為Pc。在其“ON”狀態，光調制元能透射光線；在其“OFF”狀態，則不能。圖17CB是一開口定義面(ODP)32的頂視圖。它確定在硅片上最終曝光時開口的形狀。每個ODP開口都與一個光調制區對準并最好被其包含(如70aa與50aa對準)。
圖17D解釋OPM掩模版30如何對光線進行調制。該實施例的光調制元使用一滑塊51a。當滑塊51a覆蓋光調制區時(位置A，圖17DA)，光調制元40aa處于“OFF”狀態；當滑塊51a離開光調制區時(位置B，圖17DB)，光調制元40aa處于“ON”狀態。
B.易于光刻編程的設計(DFL)在使用光刻編程系統時，最理想的情形是存在一塊或多塊通用掩模版(general-purposemask，簡稱為GPM)，它(們)可運用于大多數IC薄膜的光刻工藝中。為了與這些GPM配套，在IC版圖設計中要遵循“易于光刻編程的設計(Design-for-Litho-Programming，簡稱為DFL)”通用掩模版的典型例子包括均勻OPM掩模版(uniform opening-programmable mask，簡稱為UOPM掩模版)、均勻互連線掩模版(uniform metal-line mask，簡稱為UMLM掩模版)等。如圖18A所示，UOPM掩模版30U上所有可編程開口具有相同尺寸Do和相同間距So，且最好為1F或2F。如圖18B所示，UMLM掩模版80UM上的互連線具有相同寬度Dm和相同間距Sm，且最好為1F。UMLM一大優勢是其上圖形排布均勻，它可以使用高級的制版法，如交替的PSM(alternative PSM)等。為了在光刻工藝中充分利用通用掩模版，在版圖設計中最好要遵循DFL的原則。DFL包括通道孔DFL和線條DFL。
通道孔DFL可由圖19A來解釋。該實施例可用來實現圖12A中SoC的通道孔圖形。在圖12A中，通道孔90ba未與其周圍的通道孔對齊。為了使用UOPM掩模版30U，在版圖設計時，需把通道孔90ba平移至離它最近的可編程開口50ba處。由于UOPM掩模版30U的可編程開口具有很高密度，該平移量δ～F/2，故通道孔DFL對通道孔的版圖設計影響很小。
線條DFL可由圖19B來解釋。為實現分段線，連續線掩模圖形80M和分段缺口掩模圖形80G需要對準。分段缺口掩模圖形80G可以通過UOPM 30U實現。相應地，連續線掩模圖形，至少在編程區域內的連續線掩模圖形，要能和UOPM 30U的可編程開口圖形重合。如線條166的寬度比1F寬(圖19BA)，則最好將其分為多條分線條168、169(圖19BB)，或至少在編程區域內將其分為多條分線條166a、166b(圖19BC)。每條分線條的寬度最好小于等于可編程開口的大小且最好等于1F，其周期最好等于可編程開口的周期且最好等于2F。與可編程開口50bb、50cb結合，就可形成所需的分段線。
4.低成本光刻技術的應用低成本光刻技術將nF開口掩模版、光刻編程系統與運算型光刻系統等技術有機地結合起來，從而極大地降低光刻成本。除了可以用來實現可編程系統芯片和可編程線狀圖形以外，它還可以用來實現對掩模版的冗余修復和光刻編程集成電路。
A.混合型光刻編程系統混合型光刻系統能實現光刻編程和光刻邏輯運算，它可以用來實現可編程系統芯片、可編程線條圖形。
可編程系統芯片的實現可參照圖12和圖20A。在圖12C中，MPIC的開口圖形由一定制掩模版產生。實際上，它們可由圖20A中的OPM掩模版80MPO’產生。在ASIC區域80as內，所有可編程開口均處于“OFF”狀態；在MPIC區域80mp內，OPM掩模版產生有效開口圖形。很明顯，OPM掩模版賦予系統芯片光刻可編程性。
可編程線條圖形的實現可參照圖20B。線條圖形可以通過將多個開口合并形成，它也可光刻編程。圖20BA表示一線條圖形，即合并開口50o3。它可由一OPM掩模版在光刻“或”系統內形成，更詳細地說，可使用多遍、錯位曝光技術。在該實施例中，使用兩遍曝光。第一曝光時的第一掩膜圖形30O3A形成第一開口50oa(圖20BB)；第二曝光前，OPM掩模版30O3的錯位為ΔS；第二曝光時第二掩膜圖形30O3B形成第二開口50ob(圖20BC)。兩個開口圖形50oa、50ob合并后形成圖20BA中的線條圖形50o3。該多遍、錯位技術的一種具體實施可參見圖31CA-圖31DC’。可編程線條圖形還可用來形成寬線條中的缺口166g(圖19BA)。如圖20CA、圖20CB所示，它需要兩遍曝光，兩遍曝光之間OPM掩模版相對硅片位移為ΔS。開口50bb、50bb’相結合后將寬線條166切斷。
B.掩模版的冗余修復法在掩模版制造過程中，主掩模版(即用來形成硅片圖形的掩模版)難免會有缺陷。可以將另一掩模版(區)作為冗余掩模版，并通過光刻邏輯運算來修復缺陷。圖21AA-圖21CC表示多種掩模版的冗余修復方案。
圖21AA-圖21AC表示一種基于光刻“或”運算來修復掩模版的實施例。在該實施例中，主OPM掩模版30p(圖21AA)與一冗余OPM掩模版30r(圖21AC)一起形成所需的硅片圖形。在光刻“或”系統中，每個冗余光調制元(在冗余OPM掩模版30r上的光調制元，如40r1)對應于一主光調制元(在主OPM掩模版30p上的光調制元，如40_1)。對于無缺陷的主光調制元40_2，其對應的冗余光調制元40r2處于“OFF”狀態；對于缺陷主光調制元40_1(圖21AA)；可以使用聚焦離子束(FIB)等辦法在缺陷光調制元40_1處添加一吸光材料51af，從而將其抹黑(圖21AB)；其糾錯圖形由冗余光調制元40r1攜帶(圖21AC)。
實際上，OPM掩模版可以實現自修復，這得力于多次、錯位曝光。圖21BA-圖21BB描述了一種具有自修復功能的OPM掩模版。這里，OPM掩模版30的光調制元40_1為缺陷元，它被抹黑。在主(第一)曝光20P之后，將掩模版(或硅片)平移ΔS(＝Po)，再進行冗余(第二)曝光20R。這時，OPM掩模版30的圖形需作相應改變。因為在冗余曝光20R時，光調制元40_2(40r)位于主曝光20P時缺陷光調制元40_1的位置，故光調制元40_2(40r2)需顯示缺陷光調制元40_1的糾錯圖形，而別的光調制元均為“OFF”。通過兩次曝光20P、20R后，在硅片形成所需的圖形。
除了修復OPM掩模版外，圖形分布還可以用來修復非編程(常規)掩模版(包括各種高精度掩模版)。現有技術在制造掩模版時，對于主掩模版上的缺陷，一般采取缺陷處修復，即先清理主掩模版上的缺陷圖形，然后直接在該缺陷處形成糾錯結構。因為掩模圖形具有精細結構且其周圍具有密集的掩模圖形，缺陷處修復很難只清理缺陷圖形，而不損傷缺陷附近的、好的掩模圖形。對OPC和PSM掩模版來說，更難對它們直接進行修復。本發明提供了一種冗余修復法，即不直接在缺陷處形成糾錯結構，而在冗余掩模區形成糾錯結構。因為糾錯結構形成在一張掩模版的不同區域或不同掩模版上，故其形成過程不會影響主掩模版上好的掩模圖形。所以，這種冗余修復法更可靠，它能提高掩模版的成品率并尤其適合于OPC和PSM掩模版。
圖21CA表示一圖形分布掩模版88。它含有主掩模區88P和冗余掩模區88R。主掩模區88P含有多個抹黑區域40_1、40_2。這些抹黑區域覆蓋缺陷并最好通過在缺陷處添加吸光材料51af來形成(圖21CB)。冗余掩模區88R含有多個糾錯區域40r1、40r2，這些糾錯區域(如40r1)與主掩模版88P上的抹黑(缺陷)區域(如401)一一對應，它們攜帶缺陷的糾錯圖形(圖21CC)。通過光刻“或”運算，主掩模區88P和冗余掩模區88R上的圖形合并形成硅片所需圖形。注意到，主掩模區和冗余掩模區可以位于兩張掩模版上。冗余修復法特別適合于修復PSM掩模版和OPC掩模版。
另外，還可以使用OPM掩模版來修復非編程開口類掩模版。該方法的優點是OPM掩模版的設置隨時可以根據掩模版修復的需要來調整，且該調整步驟所需時間很短。相應地，可以實現對缺陷開口掩模版的現場修復。
圖21DA-圖21DC表示一基于邏輯“與”運算的掩模版修復法。主光調制區38p’含有缺陷光調制元40_1(圖21DA)。其缺陷51ad’可以使用激光或聚焦離子束等辦法清除，這樣該光調制元40_1始終為明(圖21DB)。然后利用冗余光調制面上的光調制元40r1′來調制該缺陷元40_1處的光強，而與無缺陷元40_2相對應的光調制元40r2′均被控制在“ON”狀態(圖21DC)。該方法也能應用于非編程常規掩模版的修復中。
C.光刻編程集成電路低成本光刻技術可以用來實現光刻編程集成電路(litho-programmable IC，簡稱為LP-IC)。LP-IC的例子包括光刻編程半定制集成電路(litho-programmable SCIC，簡稱為LP-SCIC)和光刻編程專用集成電路(litho-programmable ASIC，簡稱為LP-ASIC)。
LP-IC含有至少一層光刻編程薄膜，其上含有多個光刻編程開口類圖形。它可通過使用UOPM、最好還有UMLM來實現。在一種LP-IC流程(圖22)中，用戶首先產生一組用戶數據17，然后向加工廠送出一份訂單17o；加工廠回以一報價17p。相應地，此訂單的預期收入為訂單定量和加工廠報價的乘積。如用常規方法來實現該訂單，則需要使用一套定制掩模版來實現這些開口類圖形，這套定制掩模版具有一定制掩模版價格。對于LP-IC來說，其預期收入值可以小于該定制掩模版價格；對于常規(非光刻編程)IC來說，其成本包括定制掩模版價格和其它工藝和材料成本，故其預期收入不可能低于定制掩模版價格。故本發明通過對特定訂單的預期收入值來區分LP-IC和常規IC。
LP-IC的一個例子是光刻編程半定制集成電路(LP-SCIC)。在LP-SCIC中，一定數目的定制薄膜是通過光刻編程實現的。LP-SCIC包括光刻編程只讀存儲器(LP-ROM)和光刻編程門陣列(LP-PGA)。LP-IC的另一例子—光刻編程專用集成電路(LP-ASIC)—進一步發揮低成本光刻技術的優勢，實現了ASIC后端工藝的無(至少無昂貴)定制掩模版化。LP-ASIC的前端版圖設計(如晶體管)與常規ASIC相似，即采用全定制的方法。這樣能節省芯片面積，并實現高速集成電路。在其后端布線層的版圖設計中，需遵循“用于ASIC的、易于光刻編程的設計(ASIC-DFL)”，即在LP-ASIC的至少一金屬層中，所有的互連線均沿第一方向排列且其寬度和間距最好均為1F；在與之相鄰的至少一金屬層中，所有的互連線均沿第二方向排列且其寬度和間距最好均為1F。相應地，在LP-ASIC中，可以通過重復使用兩張通用掩模版(即一張UOPM掩模版和一張UMLM掩模版)來實現所有后端布線層的互連線圖形，而在常規ASIC中這需要十幾張甚至幾十張掩模版。此外，這些通用掩模版可以用在幾乎所有的LP-ASIC產品中，故在每個LP-ASIC芯片上分攤到的通用掩模版成本很低。
圖23AA-圖23AB描述了通用掩模版的兩個特例。圖23AA表示一2F UOPM掩模版30U2，圖23AB表示一1F UMLM掩模版80UM(與圖18B相同)。在2F UOPM掩模版30U2上，光調制元的邊長Do’和間距So’均等于2F或至少在2F附近。2F UOPM掩模版30U2較易制造，且它完全可以用來實現層間連接和分段缺口(圖2A-圖2B)。當然，通用掩模版也可以是圖18A中的1F UOPM掩模版。
圖23BA-圖23BC描述一種應用通用掩模版來實現LP-ASIC的實施例。圖23BA中的互連線00as包括常規ASIC設計中經常遇到的互連線例子，如寬互連線201(寬度為2F)、折線203/203’(折線的兩段203、203’通過通道孔203v連接)、錯位線202(錯位線整體沿y方向，但在x方向上有一錯位)。現有技術需要使用三張定制掩模版來實現這些互連線，即一張高層互連線掩模版、一張低層互連線掩模版、一張通道孔掩模版。而本發明只需兩張通用掩模版，即一張2F UOPM掩模版(圖23AA)和一張UMLM掩模版(圖23AB)。與圖23BA等效的LP-IC互連線版圖00lp見圖23BB-圖23BC。這里，高層互連線00UM均沿x方向排列，低層互連線00LM均沿y方向排列。對于圖23BA中的寬互連線201，圖23BB使用了兩條1F高層互連線211、212，同時利用低層互連線221’、222’以及層間連接開口251將它們短接在一起；對于圖23BA中折線203/203’，圖23BB無變化，即使用高低兩層互連線和一層間連接開口；對于圖23BA的錯位線202，常規ASIC技術可只使用低層互連線00LM，但在LP-ASIC中，由于ASIC-DFL規則，當錯位線202轉向x方向時，需要使用高層互連并通過和兩個層間連接開口253、254相連。
為實現圖23BB、圖23BC中的低層互連線221’-224’，可將UMLM掩模版80UM在光刻機中沿y方向放置。同時，為實現低層互連線線段221’和221”、222’和222”、223’和223”之間的分段缺口，需要對UOPM掩模版30U2進行第一光刻“或”運算(參見圖13A-圖13C)。在第一光刻“或”運算時，UOPM掩模版30U2具有第一開口圖形230LG(包括開口231、232)(圖23CA)。它們在硅片上與連續互連線圖形(包括連續線221-224)的相對位置見圖23CA。很明顯，開口圖形231經過光刻“或”運算能將連續線(如221)分割成至少兩段(221’、222’)(圖23BB)。
為了實現圖23BB、圖23BC中高層互連線211-214’，可將UMLM掩模版80UM在光刻機中沿x方向放置。同時，為實現高層互連線線段213’和213”、214’和214”之間的分段缺口，可對UOPM掩模版30U2進行第二光刻“或”運算。在第二光刻“或”運算時，UOPM掩模版30U2具有第二開口圖形240UG(包括開口241、242)(圖23CB)。它們在硅片上與連續互連線圖形(包括連續線211-214)的相對位置見圖23CB。很明顯，開口圖形241經過光刻“或”運算能將連續互連線213分割成兩段213’、213”(圖23BB)。
最后，可再次使用UOPM掩模版30U2來實現圖23BB、圖23BC中的層間連接。圖23CC表示該UOPM掩模版上的第三開口圖形250O(包括開口251-254)。它們在硅片上與連續互連線圖形的相對位置見圖23CC。這些開口分別為高低兩層互連線提供層間連接，如開口圖形252將高層互連線213和低層互連線223短接。這里應注意到，圖23CA-圖23CC中的三種開口圖形230LG、240UG和250O只需要一張UOPM掩模版就能實現。
圖23D表示實現圖23BA中ASIC寬互連線201的另一實施例。它使用一定制互連線掩模版80CM。通過光刻“與”運算，該定制互連線掩模版80CM可與UMLM掩模版80UM形成所需的互連線圖形。圖23D表示它們在進行光刻“與”運算時的相對位置。在定制互連線掩模版80CM上，只有對應于圖23BA中的寬互連線(如201)處才有互連線圖形167’，且其寬度Dm’只要大于等于線間隔167s(～1F)。為實現寬互連線201上缺口，可對UOPM掩模版30U2多次、錯位曝光(參見圖20CA-圖20CB)。定制互連線掩模版80CM上只有寬圖形(＞1F)，它能容忍較大的寬度誤差和套刻誤差，故其掩模版和工藝成本均較低。
上述LP-ASIC的實施方法不僅可以使用在單獨ASIC芯片的設計中，還可用在含有嵌入式ASIC的系統芯片(SoC)的設計中。圖23E描述該系統芯片00的一實施例。它含有一ASIC塊00as和其它功能塊00fb。其它功能塊00fb一般是含有第三者知識產權的集成電路塊，如存儲器(RAM、ROM等)、數據處理器(CPU、DSP等)。該系統芯片可通過對兩套掩模版進行光刻“或”運算來實現。如圖12A-圖12C所示，一套掩模版對應于ASIC塊00as(ASIC掩模版組)，一套對應于其它功能塊00fb(功能塊掩模版組)。ASIC掩模版組需要遵循LP-ASIC的原則。功能塊掩模版組可以由第三者提供，或可借用LP-ASIC的實現方法。
圖23F描述了LP-ASIC的一種設計流程。它與常規ASIC的設計流程類似，即包括HDL描述00H、網表提取00N、布局00P、布線00R、tape-out 00T等步驟。只是在布線步驟00R中需遵循ASIC-DFL規則；同時，tape-out 00T可只對前端版圖作tape-out，后端一般不需要版圖，只需輸出各種開口位置的信息，這樣tape-out 00T的信息量較小，并可通過互聯網送至加工廠。
雖然以上說明書具體描述了本發明的一些實例，熟悉本專業的技術人員應該了解，在不遠離本發明的精神和范圍的前提下，可以對本發明的形式和細節進行改動。這并不妨礙它們應用本發明的精神。譬如說，本發明的多個實施例用金屬線作為例子，實際上，這些實施例也可以應用到多晶硅線或別的線條圖形中。低成本光刻技術可以很容易地延伸到下一代光刻(如X光、電子束、粒子束)技術中。因此，除了根據附加的權利要求書的精神，本發明不應受到任何限制。
權利要求
1.一種在集成電路中用于形成開口類圖形的開口掩模版，其特征在于含有以下(A)-(B)中結構中的一種(A)多個具有相同尺寸的開口(50o1，50o2)，所述開口的尺寸(Do)大于所述開口之間的最小間距(So)；(B)至少一合并開口圖形(50o2)和至少一獨立開口圖形(50o1)，該合并開口圖形的一邊長(Wo2)等于該獨立開口的一邊長(Wo)，該合并開口圖形的另一邊長(Lo2)大于該獨立開口的另一邊長(Lo)。
2.一種集成電路中的層間連接結構，其特征在于含有一第一低層互連線(331，332，174)；一高層互連線(311，312)；一介于低層互連線和高層互連線之間的層間介質(400a)；一位于該層間介質內的開口(321a，322a，50o2)，在沿所述高層互連線(311)的方向上，該開口(321a)的尺寸(1la)大于該低層互連線(331)的寬度(1wl)。
3.根據權利要求2所述的層間連接結構，其特征在于還具有以下(A)-(E)特征中的至少一種(A)在垂直所述高層互連線(312)的方向上，該開口(322a)的尺寸(2wa)等于該高層互連線(312)的寬度(2wm)；(B)所述開口(50o2)下具有第二低層互連線(175)；(C)所述第一低層互連線(331)上表面的上方和/或兩側具有刻蝕停止膜(400d8，400d2，400d4)；(D)所述開口具有傾斜側墻(400a’)；(E)高層互連線(311、312)的至少一邊具有介質間隔(400sp)。
4.一種圖形分布掩模版(88)，其特征在于含有至少兩個互不重疊的掩模區(88A’，88B’)，至少一個所述掩模區所覆蓋的面積接近常規掩模版上掩模區所覆蓋的面積，所述兩個掩模區所覆蓋的面積大于常規掩模版上掩模區所覆蓋的面積。
5.根據權利要求4所述的圖形分布掩模版，其特征還在于含有以下(A)-(D)特征中的至少一種(A)在通過所述掩模版形成的集成電路薄膜圖形上，所述兩個掩模區形成的圖形相互疊加。(B)含有至少一支架(88s)；(C)至少一掩模區含有多個明圖形(18g’，18o’)，所述明圖形之間的最小間距(Sv3)大于所述明圖形的最小尺寸(Dv)；(D)至少一掩模區為主掩模區(88P)，至少另一掩模區為冗余掩模區(88R)。
6.一種高階修正掩模版，其特征在于含有以下(A)-(B)結構中的至少一種(A)一零階明圖形(18g’，29b’)，以及所述零階明圖形的至少一高階修正圖形(18psa，18ps”，29psa，29ps”)，該高階修正圖形圍繞至少一部分所述零階明圖形且由一隔離結構(18sf，29sf)與所述零階明圖形分開；(B)一零階明圖形(18g’，29b’)，以及所述零階明圖形的至少一高階修正圖形(18ps，18psa，18ps”，29ps，29psa，29ps”)，該高階修正圖形圍繞至少一部分所述零階明圖形，在沿所述零階明圖形寬度的方向上，所述高階修正圖形最外邊緣之間的距離(Rc)大于等于所述零階明圖形寬度的兩倍。
7.一種運算型光刻系統，其特征在于還含有以下(A)-(E)結構中的至少一種(A)一掩模版(88)或一掩模版固定器(88H)；一能精確移動所述掩模版或所述掩模版固定器的裝置；(B)一第一光具組(20A，20C)和一第二光具組(20B，20D)，所述第一和第二光具組產生的掩模圖形均能被投影到所述目標載體的同一區域；(C)一第一掩模版固定器和一第二掩模版固定器，位于所述第一和第二掩模版固定器的掩模版均能對光刻系統中的同一曝光光線進行濾光；(D)一主掩模版和一冗余掩模版；(E)一套成熟掩模版(80ASO)和一套易變掩模版(80MPO)。
8.一種光刻編程專用集成電路，其特征在于含有第一導線層(00LM)，該第一導線層中所有導線(221’-224’)均沿第一方向排列，所述第一導線層含有至少一第一分段缺口(231，232)；第二導線層(00UM)，該第二導線層與所述第一導線層相鄰且位于所述第一導線層上方，該第二導線層中所有導線(211-214”)均沿第二方向排列，所述第二導線層含有至少一第二分段缺口(241，242)；至少一層間連接(251-254)，該層間連接將至少部分所述第一導線層與至少部分第二導線層相連接。
9.根據權利要求8所述的光刻編程集成電路，其特征還在于所述第一和第二分段缺口(231，232，241，242)的最小尺寸等于所述層間連接(251-254)在沿所述第一方向上的最小尺寸。
10.一種光刻編程集成電路的訂購方法，其特征在于包括以下步驟送出該光刻編程集成電路的一訂單，該訂單對應于一組用戶數據并有一定量，該組用戶數據決定所述光刻編程集成電路中的至少一層光刻編程開口類圖形，如果使用常規定制開口掩模版來實現所述光刻編程開口類圖形，所述常規定制開口掩模版具有一常規掩模版價格；接到該定單的一報價，所述報價和所述訂量之積等于該訂單的預期收入，所述預期收入低于所述常規掩模版價格。
全文摘要
本發明提出的低成本光刻技術基于兩種方案1.使用低精度的nF開口掩模版(開口大小～nF，n＞1)形成高精度的開口類圖形(開口大小～1F)；2.通過使用運算型光刻系統和/或光刻編程系統來提高掩模版的再使用率。它可以用來實現光刻編程集成電路等。低成本光刻技術中的圖形分布還能應用到高精度掩模版中，實現高階修正掩模版(即對掩模版圖形進行高階修正)和掩模版的冗余修復(即通過冗余掩模圖形來修復有缺陷的掩模版)。
文檔編號G03F1/38GK1445604SQ0310810
公開日2003年10月1日 申請日期2003年3月19日 優先權日2002年3月20日
發明者張國飆 申請人:張國飆