專利名稱：圖象顯示設備及其操作方法
技術領域：
本發明涉及一種顯示設備及其操作方法，該顯示設備具有多個發光設備，例如在矩陣顯示屏上排成陣列的發光二極管。
背景技術：
在今日，已經開發了1000mcd或以上的鮮紅、綠和藍色(RGB)發光二極管(LED)，而已經可能制造大規模LED顯示屏。這些LED顯示屏具有例如功耗低、重量輕和可能制成薄顯示屏的特征。此外，對于能夠用于戶外的大規模顯示屏的需要急劇地增加。
實際的大規模LED顯示屏配置為由多個LED單元組裝而成，以便適合安裝空間。一個LED單元由在一塊基板上排列的RGB的LED點矩陣陣列形成。
此外，一個LED顯示器具有一個能夠驅動每個單獨的發光二極管的驅動電路。具體地，每個用于傳輸顯示數據至每個LED單元的LED控制設備連至LED顯示屏，以及多個LED單元連接起來以形成一個大規模LED顯示屏。當一個LED顯示屏在規模上增加時，所用LED單元的數量也增加。例如，一個大規模顯示屏可能使用300個垂直的乘上400個水平的即120,000個LED單元。
LED顯示屏使用一個動態驅動系統作為其驅動方法，具體地，顯示屏如下所述地連接以供驅動。
例如，在一個m×n點矩陣LED單元中，每一行中的每個LED陽極連至一條公共電源線，及每一列中的每個LED陰極連至一條公共電流線。m行公共電源線在預定周期內順序地接通以供顯示用。例如，根據地址信號通過譯碼電路完成m行公共電源線切換。
然而，當連至一條所選公共電源線的LED在相關技術設備中接通后，電荷積累在連至未選公共電源線的未接通LED中。當這些公共電源線以后被選時，作為它們未接通期間所積累電荷的結果，會產生過度電流。這個問題的結果是，被控制為不接通的LED會低度發光，從而不能獲得足夠的圖象反差。這種類型的效果將使顯示質量變壞。
因此，本發明的第一個目的是減少積累電荷的影響并提供一種高質量圖象顯示設備及其操作方法。
此外，在LED顯示屏中，通常為每個LED設備使用校正的圖象數據以便顯示一個高質量圖象。這是因為LED設備與LED設備之間存在著相對大的亮度差別。
更具體地，控制電路具有一個用于存儲對應于每個LED設備的校正數據的只讀存儲器(ROM)校正數據存儲部件。根據存儲于ROM中的校正數據的校正圖象數據已用于顯示。
然而，由于校正數據存儲于相關技術設備的ROM中，校正數據無法重寫。因此，相關技術設備具有以下問題當需要不同校正數據時，必須提供一個ROM以外的可重寫存儲設備。
因此，本發明的第二個目的是提供一種圖象顯示設備，用于在一個校正數據存儲部件中存儲多個校正數據。
此外，為在LED顯示屏上正確地表示圖象數據，圖象顯示設備中每個LED設備的發光特性(驅動電流與亮度特性的關系)必須一致。然而，由于LED是用半導體技術在晶片上制造的，制造的不同批號，不同晶片和不同芯片之間的發光特性也就不同。因此，必須校正圖象數據幅值以便補償每個象素的LED之間的發光特性差別。
相關技術圖象數據校正的例子如下描述。
轉至圖12，其中顯示相關技術LED顯示屏的實施例框圖。在圖12中，101是一個m行n列LED矩陣，107是一個控制電路，105是一個微處理器單元(MPU)，106是一個用于存儲校正數據的ROM，102是一個公共驅動電路，103是水平驅動電路，109是用于校正圖象數據的校正電路，及110是用于臨時存儲校正數據的隨機存取存儲器(RAM)。水平驅動電路103，校正電路109和RAM 110集成于為LED矩陣(k＝1至n)的每列所提供的LED驅動器集成電路(IC)104(k)中。
首先，在顯示照亮之前，存于ROM中的m×n象素的校正數據傳輸至高速緩存。RAM 110用作高速緩存。校正數據如下傳輸。首先，MPU105將存于ROM 106中的校正數據讀出。MPU 105通過地址總線111順序地選擇LED驅動器IC 104(k)并順序地輸出一列或m個象素的對應于每個所選列的校正數據。輸出的校正數據然后通過校正數據總線112輸入至每個LED驅動器IC 104(k)并存儲于LED驅動器IC 104(k)內部的RAM 110中。
當LED照亮時，校正電路109順序地讀出存于RAM 110中的校正數據。每個象素的輸入的圖象數據(IMDATA)的值根據校正數據增加或減少，從而完成圖象數據校正。校正的圖象數據輸出至驅動電路103，及驅動電路103為每個LED根據校正的圖象數據產生驅動電流。
然而，在以上描述的相關技術LED顯示屏中，必須將全部m×n個象素的校正數據存儲于緩存中或RAM 110中，以及當顯示象素數量增加時，就必須有非常大的RAM容量。此外，當RAM的數量增加時，自RAM 110讀出校正數據至校正電路109中的操作變得復雜。除這些問題之外，地址總線111和數據總線112兩者必須分支而連至n個驅動器IC 104(1至n)中的每一個，從而使接線復雜和外圍電路面積增大。
因此，本發明的第三個目的是反映對這些問題的考慮，并且提供一種圖象顯示設備，該圖象顯示設備能夠減少存于緩存中的數據量，并能依靠簡單電路結構完成圖象數據校正。
以下結合附圖的詳細說明將使本發明的以上和其他目的和特征更為明顯。

發明內容
本發明的圖象顯示設備配備有一個點矩陣發光設備，驅動電路和一個切換電路部件。點矩陣是多個排列在m行n列的矩陣中的發光設備。每一列內每個發光設備的一端連至一條電流線，而每一行內每個發光設備的另一端則連至一條公共電源線。驅動電路根據輸入的照亮信號控制顯示驅動器為接通或不接通。在顯示驅動器接通狀態中，驅動電路根據輸入的顯示數據控制每條公共電源線的一端與每條電流線的連接。切換電路部件使接通狀態中的每條公共電源線的另一端浮空，并且使不接通狀態中的所有公共電源線的另一端接地。
在此圖象顯示設備中，接通狀態中積累在發光設備和它們的外圍中的電荷在不接通狀態中通過切換電路部件放電。因此，基本上消除了指定的發光設備的接通照亮期間電荷積累的影響，從而實現高質量圖象顯示設備。
在本發明的圖象顯示設備中，驅動電路可以配置為m個連至相應的公共電源線的電流源切換電路的單元及一個恒定電流控制電路部件。在接通狀態中，電流源切換電路將一個電流源連至一個由輸入地址信號選擇的公共電源線。恒定電流控制電路部件配備有存儲電路，用于存儲順序地輸入的顯示數據的n個象素的象素級數據。在接通狀態中，該恒定電流控制電路部件按照對應于存于存儲電路中的象素級數據的象素級寬度而驅動一條電流線。
還有，本發明是一種圖象顯示設備的操作方法，該圖象顯示設備配備有多個排列在m行n列的點矩陣內的多個發光設備，其中每一列中的每個發光設備的一端連至一條電流線，及每一行中的每個發光設備的另一端連至一條公共電源線。此操作方法的特征在于包括以下步驟根據用于控制照亮狀態的照亮控制信號而控制接通和不接通狀態，根據輸入的顯示數據控制每條公共電源線的一端與接通狀態中的每條電流線的一端的連接，以及將接通狀態中的每條公共電源線的另一端浮空及將不接通狀態中的每條公共電源線的另一端接地。
在本發明的圖象顯示設備操作方法中，在接通狀態中積累在發光設備和它們的外圍中的電荷可以在不接通狀態中通過切換電路部件放電。因此，可以基本上消除指定的發光設備在接通照亮期間積累的電荷的影響，從而可以得到高質量圖象顯示設備操作方法。
此外，本發明的圖象顯示設備配備有一個排列在m行n列矩陣內的發光設備顯示部件，一個用于存儲對應于每個相應的發光設備的校正數據的校正數據存儲部件，以及用于根據校正數據來校正輸入的圖象數據及使用校正的圖象數據在顯示部件上顯示一個圖象的控制和驅動電路。校正數據存儲部件配備有單個存儲單元，它具有一個用于保持預先存儲的第一校正數據的只讀第一存儲器和一個可寫的第二存儲器。
一個這種結構的圖象顯示設備可以在第一存儲器中保持第一校正數據使其不被擦除，并可使用可寫的第二存儲器以存儲不同于第一校正數據的第二校正數據。決定于要求，或可選擇第一校正數據，或可選擇第二校正數據以更新圖象數據。在本發明圖象顯示設備中，校正數據存儲部件可以配置為使用電可擦和可寫的非易失性存儲器。
本發明的圖象顯示設備也可配備有一個通信控制部件。該通信控制部件可以允許寫入不同于第一校正數據的第二校正數據至第二存儲器而禁止寫入至第一存儲器。還希望可以設置可寫的第二存儲器以便禁止寫入并保護寫入該存儲器內的校正數據。
在本發明的圖象顯示設備的校正數據存儲部件中，希望為每個象素存儲校正數據并使每個地址對應于每個象素的發光設備，以及可依靠最高地址位來區別第一存儲器和第二存儲器。以此方式，可以不管存儲器是哪一個而為相同讀出地址設置低地址位。
此外，希望將以上描述的圖象顯示設備配置為由不同單元組成，其中每個單元顯示全部圖象數據的一部分。以此方式，一個大規模顯示屏的全部圖象可以容易地從多個這類顯示單元組裝而成。
此外，本發明的圖象顯示設備配備有(a)一個由按照m行n列矩陣排列的多個發光設備組成的顯示部件；(b)一個用于順序地選擇顯示部件的每一行和連至每條線的電源電流的垂直驅動部件；(c)一個按照對應于所選線的圖象數據為顯示部件的每一列提供驅動電流的水平驅動部件；(d)一個圖象數據校正部件，用于根據發光設備特性的差別來為每個象素校正外部輸入的圖象數據及輸出校正的數據至水平驅動部件；及(e)一個用于保持供圖象數據校正用的校正數據的校正數據存儲部件。
每當該圖象數據校正部件輸出一行校正的圖象數據至水平驅動部件時，它從校正數據存儲部件中讀出一行校正數據。在此系統中，可以減少必須臨時保持在圖象數據校正部件中的校正數據量，不必將大容量存儲器例如隨機存取存儲器(RAM)用作緩存，及可以通過簡單電路結構將圖象數據校正。
本發明的圖象顯示設備的圖象數據校正部件配備有用于存儲至少一行校正數據的緩存。當該圖象數據校正部件輸出一行校正的圖象數據至水平驅動部件時，它從校正數據存儲部件中讀出下一行校正數據。這可以防止由于圖象數據校正引起的顯示時間滯后。
在本發明的圖象顯示設備中，可將移位寄存器配置為緩存，及可以每次將移位寄存器直接順序地移位一位而讀取校正數據。這消除將數據總線分支以便傳輸校正數據至校正數據存儲部件中的緩存的必要性，及它也消除使用一個地址總線以便選擇緩存的必要性。因此，可以減少接線區域，增加接線布置選項。
還有，在本發明的圖象顯示設備中，可以將兩級互連寄存器配置為緩存。當第一寄存器輸出一行校正數據時，下一行校正數據即讀入第二寄存器。每當完成一行校正數據的輸出和輸入時，即從第二寄存器傳輸校正數據至第一寄存器。使用此系統，可以使用簡單電路結構校正圖象數據。
在以上所述的圖象顯示設備中，第二寄存器可以是一個移位寄存器，及可以每次直接順序地移位一位而讀取校正數據。這消除數據總線分支以便傳輸校正數據的必要性，也消除使用地址總線以便選擇緩存的必要性。
本發明的圖象顯示設備可以使用LED作為發光設備。在圖象顯示設備中，可以簡化LED顯示屏外圍電路結構及將該顯示設備做得緊湊。
最后，本發明的圖象顯示設備可以將全部圖象劃分為各部分來顯示圖象。由于本發明的圖象顯示設備能夠簡化外圍電路結構，它適合于在用于顯示全部圖象的一部分的圖象數據單元中使用，例如它適合于在大規模LED顯示屏中的LED單元中使用。


圖1是用于顯示本發明的一個實施例的圖象顯示設備的結構格式的概念圖。
圖2是用于顯示圖1中所示圖象顯示設備的特定例子的框圖。
圖3是用于顯示圖象顯示設備的另一個特定例子的框圖。
圖4是用于顯示圖3中所示圖象顯示設備的公共電源驅動器和切換電路的控制時序圖。
圖5是用于顯示本發明的另一個實施例的圖象顯示設備的結構格式的概念圖。
圖6是用于顯示圖5中所示圖象顯示設備的特定例子的框圖。
圖7是用于顯示圖6中特定例子的一個電可擦可編程ROM(EEPROM)和串行通信接口的詳細結構的框圖。
圖8是用于顯示本發明的又一個實施例的圖象顯示設備的結構格式的概念圖。
圖9是用于顯示圖8中所示圖象顯示設備的特定例子的框圖。
圖10是用于顯示圖9中所示圖象顯示設備的校正數據傳輸時序的時序圖。
圖11是用于顯示圖9中所示圖象顯示設備的控制線號與ROM讀出起始地址之間的關系的簡要圖。
圖12是用于顯示相關技術圖象顯示設備的電路結構的框圖。
具體實施例方式
圖1是用于闡述一種圖象顯示設備的概念圖，該圖象顯示設備配備有一個用于在點矩陣中將積累的電荷放電的切換電路部件。圖1的顯示設備配備有一個LED點矩陣10，一個電流源切換電路1，一個恒定電流控制電路部件3，及一個切換電路部件2。圖1的顯示設備使用LED作為發光設備，但LED以外的其他設備也可用作發光設備。
(1)LED點矩陣10是排列在m行n列矩陣中的多個LED 4。每一列中的每個LED 4的陰極連至一條電流線6。每一行中的每個LED 4的陽極連至一條公共電源線5。
(2)電流源切換電路1配備有m個切換電路，后者對應于并連至每條相應的公共電源線5。電流源切換電路1將一個電流源連至由地址信號所選的公共電源線5，以供由輸入的照亮控制信號所規定的照亮期間之用。這向連至所選公共電源線5的LED 4提供電流。
(3)恒定電流控制電路部件3配備有用于存儲n組順序地輸入的象素級數據的存儲電路。在由輸入的照亮控制信號規定的時間期間內，恒定電流控制電路部件3按照對應于存于每個存儲電路中的象素級數據的象素級寬度來驅動電流線。
(4)切換電路部件2在輸入的照亮控制信號的照亮時間期間內將每條公共電源線的另外一端浮空，并在輸入的照亮控制信號的不接通期間(不照亮期間)將每條公共電源線的另一端接地。
在以上配置的顯示設備中，電流源切換電路1，恒定電流控制電路部件3和切換電路部件2的接通-不接通切換都是根據照亮控制信號完成的。在照亮控制信號的照亮期間，電流源切換電路1和恒定電流控制電路部件3是接通的，而切換電路部件2是不接通的(每個連至一條公共電源線的另一端的開關是不接通的)。當接通時，電流源切換電路1將一條由輸入的地址信號所選的公共電源線連至電流源。此時恒定電流控制電路部件3按照對應于存于每個存儲電路中的象素級數據的象素級寬度驅動電流線。以此方式，按照對應于相關連的象素級數據的象素級寬度照亮連至由地址信號所選的公共電源線的LED 4。此外，在不接通狀態中，電流源切換電路1和恒定電流控制電路部件3兩者都不接通，而切換電路部件2則接通。因此，在由照亮控制信號所標示的不接通期間，由每個LED及其相關連的連接所積累的電荷通過切換電路部件2中的每個閉合的開關放電至地。因此，在這些情況下，每個LED及其相關連的連接都不會積累電荷。
隨后，照亮期間和不接通期間順序地重復。位于每條線上的LED在每個照亮期間順序地照亮，并在LED點矩陣上顯示所需圖象。使用此系統，在照亮期間沒有照亮的LED(及它們的相關連的連接)所積累的電荷在下一個不接通期間放電。因此，在照亮期間，可以控制LED的照亮，每個LED及其相關連的連接始終處于放電狀態而不會積累起不需要的電荷。
因此，圖1的顯示設備能夠獲得足夠的圖象反差，并有可能得到高質量顯示。這是因為可以完成照亮控制而不受電荷積累的影響。
轉至圖2，以下描述本發明的顯示設備的特定配置。在圖2中，與圖1中相同的部件使用相同的部件號進行標記。
如圖2中所示，此特定實施例的電流源切換電路1包括一個譯碼電路11和公共電源驅動器12。當照亮控制信號處于數字信號低狀態中(LOW)時，譯碼電路11控制公共電源驅動器12將電流源與由地址信號所選公共電源線5的連接控制為接通或不接通。當照亮控制信號處于數字信號高狀態中(HIGH)時，電流源切換電路1通過譯碼電路11控制公共電源驅動器12以將所有公共電源線與電流源斷開。
當照亮控制信號為LOW時，這種類型的電流源切換電路1只將LED點矩陣10中由地址信號所選公共電源線5連至電流源。
恒定電流控制電路部件3配備有一個移位寄存器31，一個存儲電路32，一個計數器33，數據比較器34和一個恒定電流驅動部件35。在這種類型的恒定電流控制電路部件3中，與移位時鐘同步地，移位寄存器將象素級數據移位n次。響應于鎖存時鐘信號，對應于n條電流線中每一條的象素級數據按時鐘輸入至并存于相應的存儲電路32中。當照亮控制信號為LOW時，來自數據比較器34的輸出信號輸入至恒定電流驅動部件35。數據比較器將象素級數據與按照作為計數器時鐘的象素級參考時鐘從計數器33輸出的值進行比較。恒定電流驅動部件35按照對應于象素級數據值的驅動器脈寬間隔控制每條電流線中恒定電流的流通。
如上所述，當照亮控制信號為LOW時，電流源切換電路1和恒定電流控制電路部件3完成LED顯示象素級控制。當照亮控制信號為HIGH時，LED點矩陣不連至電流源切換電路1或恒定電流控制電路部件3。
當照亮控制信號為HIGH時，切換電路部件2接通開關以便將所有公共電源線5接地。當照亮控制信號為LOW時，開關都斷開以使所有公共電源線5斷開(浮空)。
圖2的顯示設備如上所述地配置為，當照亮控制信號為LOW時，使用恒定電流以驅動LED點矩陣10以便照亮指定的LED。當照亮控制信號為HIGH時，將LED點矩陣10的恒定電流驅動掛起。在此狀態中，LED點矩陣10的每個LED及其相關連的連接中積累的殘余電荷通過切換電路部件2放電。
以上描述的圖2的實施例如下操作當照亮控制信號為LOW時，使用恒定電流驅動LED點矩陣10，當照亮控制信號為HIGH時，將切換電路部件2接通。然而，本發明不限于此系統，而可以將LOW電平和HIGH電平顛倒過來進行控制。
轉至圖3，其中顯示本發明的圖象顯示設備的另一個實施例。圖3中與圖1和2相同的元件使用相同的部件號進行標記。圖3中的圖象顯示設備配備有一個切換譯碼電路13，用于個別地控制切換電路部件2的每個開關SW1-6。切換譯碼電路13根據輸入信號例如地址信號和照亮控制信號來控制切換電路部件2的每個開關SW1-6的接通和不接通。當照亮控制信號為邏輯HIGH時，切換譯碼電路13只控制接通由地址信號所選開關以便只將連至該開關的公共電源線接地。此時所有沒有由地址信號選擇的其余開關都不接通，因此所有連至這些開關的其余公共電源線都浮空。
圖4的時序圖顯示對電流源切換電路1的公共電源驅動器12和切換電路部件的每個開關SW1-6的顯示設備控制。圖4中所示公共線1-6是連至切換電路部件2的相應的開關SW1-6的公共電源線。
如圖4中所示，當照亮控制信號為邏輯LOW時，電流源切換電路1控制公共電源驅動器12以便只將由地址信號所選公共電源線5連至電流源。此外，當照亮控制信號為邏輯HIGH時，切換譯碼電路13只接通由地址信號選擇的開關以便將該公共電源線接地。例如，當地址信號為0及照亮控制信號為LOW時，公共線1被控制接通，因此電流源只連至該公共電源線。此時所有開關SW1-6都被控制為不接通。其次，當地址信號為0及照亮控制信號變為HIGH時，公共線1被控制為不接通，此外只有連至公共線1的另一端的SW1被控制為接通，及只有該公共電源線接地。當一個照亮的LED轉為不接通狀態(不照亮)時，切換譯碼電路13立即控制切換電路部件2以便將連至該LED的公共電源線接地。這樣做可以有效地防止當照亮的LED轉為不接通時積累電荷。
在以上描述的方式中，根據地址信號選擇公共電源線1-6和開關SW1-6，而所選公共電源線和開關的接通或不接通由照亮控制信號的LOW和HIGH邏輯電平控制。通過連續的重復LED照亮和公共電源線接地，此圖象顯示設備在LED點矩陣上顯示一個指定的圖象。在此顯示設備上，只有那些連至所選公共電源線的開關被控制為接通。因此，能夠可靠地防止低電平電流流過未選擇的LED，因而防止這些未選擇的LED的低度照亮。
圖5是用于顯示一種配備有一個校正數據存儲部件的圖象顯示設備的總概念結構的框圖，該校正數據存儲部件包括一個只讀第一存儲器和一個可寫第二存儲器。圖5的圖象顯示設備配備有一個其發光設備排列在一個m行n列的矩陣中的顯示部件21，一個用于存儲對應于每個相應的發光設備的校正數據的校正數據存儲部件26，以及用于根據校正數據校正輸入的圖象數據并使用校正的圖象數據在顯示部件21上顯示一個圖象的控制和驅動電路。控制和驅動電路配備有一個垂直驅動部件22，一個水平驅動部件23，圖象數據校正部件24，控制部件25，圖象數據輸入部件27，通信控制部件28及緩存20。在此圖象顯示設備中，輸入至圖象數據輸入部件27的圖象數據被傳輸至控制部件25。
連至控制部件25的校正數據存儲部件26具有一個第一存儲器和一個第二存儲器。例如，校正數據存儲部件26可以是一個EEPROM(非易失性存儲器，其中可以將數據電擦除或重寫)。第一校正數據，例如用于校正每個象素的亮度差別的數據，存于第一存儲器中。第二校正數據存于第二存儲器中。
在本實施例中，亮度差別校正數據用作校正數據的一個例子，但本發明不限于這種類型的校正數據。
圖象數據校正部件24根據自控制部件25和緩存20輸入的每個相應的象素的第一校正數據或第二校正數據，為每個通過圖象數據輸入部件27和控制部件25輸入的象素校正圖象數據。圖象數據校正部件24輸出此校正的數據至水平驅動部件23，用作對應于每個象素的象素級數據。此圖象顯示設備實施例的緩存20具有對應于1至n列中每一列的存儲單元20(1)至(n)。
水平驅動部件23配備有n個對應于n列中每一列的存儲單元。對應于每個象素的輸入象素級數據存于為包含該象素的列所提供的存儲器中。水平驅動部件23響應于來自控制部件25的控制信號，按照對應于存于存儲器中的象素級數據的象素級寬度而驅動一條指定的電流線。
此外，垂直驅動部件22配備有連至m條公共電源線的m個切換電路。垂直驅動部件22根據來自控制部件25的控制信號將一個電流源連至一條指定的公共電源線。
如上所述，控制部件25從校正數據存儲部件26中讀取第一校正數據或第二校正數據并存儲這些數據于緩存20中。控制部件25還為緩存20和圖象數據校正部件24控制數據輸入-輸出的時序。控制部件25還控制切換以便將公共電源線連至垂直驅動部件22中的電流源。最后，控制部件25控制切換以便驅動水平驅動部件23中的電流線。以此方式，控制部件25順序地照亮顯示部件21中的每個象素，并且在顯示部件21上顯示一個對應于輸入的圖象數據的圖象。
具體地，本實施例的圖象顯示設備具有以下特征。
(1)校正數據存儲部件26配備有一個包含預先存儲的對應于每個象素的第一校正數據的第一存儲器及一個第二可重寫存儲器。
(2)圖象顯示設備配備有一個通信控制部件28。通信控制部件28允許寫入不同于第一校正數據的第二校正數據至第二存儲器，并且禁止寫入第一存儲器。
(3)控制部件25能夠或者選擇存于第一存儲器中的第一校正數據，或者選擇存于第二存儲器中的第二校正數據，并將它們存于緩存20中。
與這些特征相一致，圖5的圖象顯示設備能夠使用可重寫第二存儲器以存儲不同于第一校正數據的第二校正數據，同時避免擦除掉保持在第一存儲器中的第一校正數據。因此，有可能根據需要通過或者選擇第一校正數據或者選擇第二校正數據來校正圖象數據。
實施例(亮度校正數據，兩個存儲器，校正控制電路，圖6)以下參照圖6描述本發明的圖象顯示設備的一個實施例。本發明的圖象顯示設備配備有一個用作顯示部件的LED點矩陣41，一個用作垂直驅動部件的公共驅動器42，用作校正數據存儲部件的EEPROM 46，用作圖象數據校正部件的LED驅動器IC 44的校正電路49，用作水平驅動部件的LED驅動器IC 44的驅動部件43，一個用作控制部件的命令控制部件47和控制部件45，一個用作通信控制部件的串行通信接口48，及用作緩存的LED驅動器IC 44的移位寄存器402和寄存器401。
命令控制部件47輸入一個公共電源線選擇信號LINE ADR至公共驅動器42及一個照亮控制信號BLANK至每個驅動部件43和校正電路49。在本實施例中，EEPROM 46包括例如一個BANK0和BANK1，其中在裝運時在工廠中就將校正數據寫入BANK0，及用戶可在裝運后將校正數據寫入BANK1。控制部件45響應于來自串行通信接口48的控制信號，選擇或者來自BANK0或者來自BANK1的校正數據。在此實施例中，設置了寫保護以便禁止用戶重寫數據入BANK0，其中早已在裝運時就已在工廠中寫入了校正數據。
此實施例中的串行通信接口48根據埋嵌在接收的信號中的命令完成不同處理。以下描述對EEPROM 46的讀和寫的控制。
以下是EEPROM 46結構細節以及用于控制EEPROM 46的讀和寫的串行通信接口48的配置。如圖7中所示，串行通信接口48配備有一個寫保護控制部件48f，它在命令控制48a之外，還包括一個地址寄存器48b，一個控制寄存器48e和AND邏輯電路48c和48d。
輸入至串行通信接口48的輸入信號RXD包括用于指令將數據寫入EEPROM 46的命令(寫命令)和輸入至命令控制部件48a的可寫通信數據。如圖7中所示，可寫通信數據包括用于規定所寫數據位置的起始地址數據(圖7中的Start Address)及待寫數據(圖7中的WRITEDATA)。
當串行通信接口48收到包含一個寫命令的RXD輸入信號時，命令控制部件48a即輸出命令數據以便取消對控制寄存器48e的寫保護(WP設置-取消命令數據)。命令控制部件48b也輸出起始地址數據的最高位A12至地址寄存器48b，輸出一個邏輯1至AND邏輯電路48c。此外，命令控制部件48a輸出可寫通信數據至EEPROM 46的地址譯碼器46a。
此處當最高位A12為0時，BANK0標為待寫入的ROM區域，及當最高位A12為1時，BANK1標為待寫入的ROM區域。
在本發明中，EEPROM 46可以包括兩個或多個存儲器。在多于兩個存儲器的情況下，最高的兩位或更多位可用于標示可用的存儲器。
控制寄存器48e預先設置為寫保護模式，并且正常時輸出一個邏輯0以便標示對于AND邏輯電路48d的寫保護模式。然而，當從命令控制部件48a輸入標示取消寫保護的命令數據(WP設置-取消命令數據)時，一個標示取消寫保護的邏輯1被輸出至AND邏輯電路48d。
當邏輯1通過標示BANK1的地址寄存器輸入時及當控制寄存器48e發出一個邏輯1以取消寫保護時，AND邏輯電路48d輸出一個邏輯1至AND邏輯電路48c。
當命令控制部件48a發出一個邏輯1及從AND邏輯電路48d輸入一個邏輯1時，AND邏輯電路48c輸出一個邏輯1至EEPROM 46的XWP端。在所有其他時間內AND邏輯電路48c輸出一個邏輯0。當一個邏輯1輸入至EEPROM 46的XWP端時，取消寫保護(WP-OFF)。當一個邏輯0輸入至EEPROM 46的XWP端時，保持寫保護(WP-ON)。
XWP端是EEPROM 46的寫保護端以及在此端上允許或不允許寫數據。當XWP＝0(LOW)時，不允許向EEPROM寫入數據并且設置寫保護模式。當XWP＝1(HIGH)時，允許向EEPROM寫入數據并且不設置寫保護模式。
EEPROM 46處的BANK0和BANK1之間的切換由地址譯碼器46a根據包含于可寫通信數據中的最高位A12來完成。此外，對于存儲器讀出的選擇也是和數據寫入的控制方式一樣使用最高位A12完成。也即，可根據包含于從命令控制部件48a輸入的可寫通信數據中的最高位A12由EEPROM 46地址譯碼器46a完成存儲器選擇。
在圖7中顯示一個13位寬地址總線的例子，當然可以同樣使用最高位以相同方式完成對多于13位或小于13位的地址總線的存儲器選擇。
在以上描述的EEPROM 46和串行通信接口48的配置中，EEPROM46的BANK0校正數據始終是保護的，而BANK1的校正數據可以根據RXD信號重寫。此外，或者BANK0或者BANK1都可選用于自其讀取校正數據。
以上描述了通過串行通信接口48的直接連接來控制EEPROM 46。然而，如圖6所示，可以用相同方式將串行通信接口48通過介入控制部件45連至EEPROM 46，從而控制EEPROM 46。具體地，每個自串行通信接口48至EEPROM 46的控制信號簡單地以與直接連接的相同方式通過控制部件45輸入至EEPROM 46。自EEPROM 46讀取的校正數據由接于EEPROM 46與串行通信接口48之間的控制部件45分支至LED驅動器IC 44的移位寄存器402。
此外，由串行通信接口48收到的RXD信號可以自一個外部控制器(未闡述過)輸入。如圖6中所示，例如自EEPROM 46讀取的校正數據那樣的數據可以由串行通信接口48作為TXD信號傳輸至例如一個外部控制器。
在以上描述的顯示設備實施例中，通信數據，垂直同步信號Vsync和水平同步信號Hsync通過一個圖象數據輸入部件(未闡述過)輸入至控制部件47。輸入的圖象數據自命令控制部件47傳輸至LED驅動器IC 44校正電路49。此外，垂直同步信號Vsync和水平同步信號Hsync輸入至每個LED驅動器IC 44的控制部件45，校正電路49和驅動部件43及公共驅動器42。
控制部件45與輸入的垂直同步信號Vsync和水平同步信號Hsync同步地控制顯示設備中每個元件。還有，根據輸入至串行通信接口48的輸入信號而自EEPROM 46的BANK0或BANK1讀取的校正數據根據控制部件45的指令順序地傳輸至移位寄存器402。在一行校正數據傳輸至移位寄存器402后，數據通過相應的寄存器401輸入至相應的校正電路49。具體地，圖象數據和對應于該圖象數據的校正數據輸入至校正電路49。
輸入至校正電路49的圖象數據由校正電路49根據校正數據進行校正。其結果用作象素級數據并輸入至每個驅動部件43。根據校正的圖象數據(象素級數據)，LED點矩陣41的指定LED行由公共驅動器42和每個驅動部件43照亮以便根據圖象數據顯示一個圖象。
在以上描述的本發明的圖象顯示設備的實施例中，可以保持存于EEPROM 46中的BANK0中的校正數據，例如在裝運時在工廠中所寫校正數據，而不擦除。例如用戶可以使用可重寫BANK1存儲考慮到操作環境而更新的校正數據。取決于要求，有可能選擇任何一組校正數據以便校正圖象數據。
此外，在本發明的實施例的這類配置中，可以使用單個存儲設備例如一個EEPROM而不提供兩個存儲設備例如一個ROM和一個EEPROM。因此結構可以做得緊湊。
在此實施例中，描述了具有寫保護特征(WP功能)的EEPROM 46。通過控制允許寫控制信號XWE的輸出狀態，可以對一個沒有寫保護功能的EEPROM進行寫控制或只讀控制，該XWE控制信號控制EEPROM寫操作的時序。例如，在一個接通的LOW允許寫脈沖XWE的情況下，當串行通信接口在寫保護模式中接收寫命令時，通過始終設置XWE為邏輯HIGH可以得到相同的寫保護特征。
具體地，本發明不限于以上描述的實施例的結構。如果該系統具有至少一個校正數據存儲部件及該校正數據存儲部件配備有一塊寫保護區域和一塊可以寫入的區域，則就足夠了。
對于本發明的大規模LED顯示屏上的圖象顯示，希望將全部圖象劃分為各部分并在LED單元上實現顯示。例如，對于一個其中用戶已經為特定操作條件設置了第二存儲器的大規模LED顯示屏，可以要求替換一部分LED單元。可以重寫第二存儲器以便只為替換的LED單元實行替換，而用戶操作環境的重新調整可以容易地完成。
再次，本發明不限于使用發光二極管的圖象顯示設備。
圖8是用于描述一個具有一個圖象數據校正部件的圖象顯示設備實施例的框圖，每當該圖象數據校正部件輸出一行校正的圖象數據時，它自校正數據存儲部件中讀取一行校正數據。圖8中所示圖象顯示設備配備有(a)一個顯示部件61，由多個排列在m行n列矩陣中的發光設備組成；(b)一個垂直驅動部件62，用于順序地選擇顯示部件61的每一行及每條線的電源電流；(c)一個水平驅動部件63，用于根據對應于所選線的圖象數據為顯示部件61的每一列提供驅動電流；(d)一個圖象數據校正部件64，用于為每個象素根據發光設備特性的差別外部地校正輸入的圖象數據(IMDATA)，并且輸出校正的數據至水平驅動部件63，及(e)一個校正數據存儲部件66，用于為圖象數據校正操作保持校正數據。此系統的每個元件的操作由一個控制部件65控制。
圖象數據校正部件64通過控制部件65自校正數據存儲部件66中讀取校正數據(CRDATA)，通過控制部件65根據校正數據來校正輸入的圖象數據(IMDATA)，并輸出校正的圖象數據至水平驅動部件63。所有m×n個象素的校正數據并非同時立即讀取，而是在輸出一行圖象數據的同時讀取一行校正數據(n個象素)。
在靜態圖象的圖象數據的情況下，有可能在校正圖象數據時不提供任何緩存。然而，在活動圖象的情況下，希望有緩存用于存儲一行或兩行校正數據以便防止行間的顯示時間滯后。緩存60可配置為例如兩級互連寄存器601和602。
可以用以下方式讀取校正數據。圖象數據校正部件64配備有由兩級(上級和下級)互連的寄存器601和602組成的緩存60。當第一寄存器601輸出一行校正數據至校正電路69時，下一行校正數據即被讀入第二寄存器602。當第一寄存器601完成一行校正數據的輸出及當第二寄存器602完成一行校正數據的讀取時，第二寄存器602的內容即傳輸至第一寄存器601。
只供一行顯示數據用(n個象素乘以一個象素的位數(a))的D觸發器陣列可以用作例如第一寄存器601和第二寄存器602。為簡化校正數據的輸入接線，希望將第二寄存器602的觸發器連接為主-從順序以便形成一個移位寄存器。在此配置中，輸入至第二寄存器602左端處觸發器的校正數據順序地與時鐘(CLK)時序同步地傳輸(移位)至右端，因而將數據讀入第二寄存器602中。因此，不必要為輸入校正數據而將總線分支至每一列，全部要做的只是向每個觸發器接線以便提供一個時鐘信號。
圖9是用于顯示圖8中所示圖象顯示設備的詳細結構的框圖。首先描述每個部件的配置。一個作為顯示部件的LED點矩陣71由排列在m行n列矩陣中的LED組成。位于每一行中的所有LED的陽極都連至一條公共電源線。位于每一列中的所有LED的陰極一起連至一條電流線。一個作為垂直驅動部件的公共驅動器72包括一個配備有m個切換電路和相關電流源的電流切換電路。該公共驅動器72通過將公共電源線連至電流源而向連至公共電源線的LED提供電流。作為水平驅動部件的驅動電路73包括恒定電流控制電路，后者根據從校正電路79輸出的圖象數據的象素級寬度來控制每一列驅動電流的接通和不接通。
圖象數據校正部件由校正電路79、寄存器701和移位寄存器702組成，其中校正電路79校正輸入的圖象數據和每次順序地輸出一行輸入的圖象數據，及寄存器701和移位寄存器702用作存儲校正數據的緩存。每個寄存器701和移位寄存器702具有其數量對應于一列象素的位數的觸發器。此外，寄存器701的每個觸發器連至移位寄存器702中它的相應的觸發器。控制部件由控制電路77(CTL)和一個直接存儲器存取控制器(DMAC)75組成。作為校正數據存儲部件的ROM 76包括存儲器例如EEPROM。ROM 76中存放著用于校正LED點矩陣71中每個LED的發光特性的差別而引起的亮度差別的亮度校正數據。這些校正數據是用于根據每個象素和每種顏色控制每個LED的驅動電流的數據。用于控制LED照亮時間或控制照亮時間和驅動電流的組合而不是單獨地控制驅動電流的數據也是合適的數據。
為LED點矩陣71的每一列提供一個驅動電路73，校正電路79，寄存器701和移位寄存器702，這些都包含于每一列的LED驅動器IC(k)內(k＝1至n)。每一列的移位寄存器702連接在一起以便允許數據移位。此外，為減少LED驅動器IC、驅動電路等的數量，一個合適數量的列可以合并為一個LED驅動器IC。
可以獨立于通過串行通信接口SCI 78的圖象數據傳輸而完成對校正數據ROM 76的寫入和讀取。可以使用直接傳輸方法通過與ROM 76的直接連接或通過不同類型的接口和并行總線完成對ROM 76的寫入。當正在從ROM 76中讀取校正數據時準備將數據寫入ROM 76中，就將DMAC 75中斷并將優先級賦予通過SCI 78的數據接收。這允許對ROM76的存取競爭進行控制。
在此類型實施例中的圖象數據流如下。圖象數據(IMDATA)輸入至CTL 77并分配至校正電路79。在校正電路79將圖象數據的每一行校正之后，即將它們輸出至驅動電路73。
其次，參照圖10的時序圖描述校正數據流。為簡化起見，圖10闡述三條公共電源線#0至#2的按此順序的照亮。
當垂直和水平圖象時序數據Vsync和Hsync輸入至CTL 77中時，線#0校正數據開始讀入移位寄存器702。輸入至CTL 77的Vsync作為LINE ADR信號傳輸至公共驅動器72，而Hsync作為BLANK信號傳輸至驅動電路73和校正電路79。
(1)首先，CTL 77將用于自ROM 76中讀取線#0校正數據的起始地址(ADDRESS)輸入至DMAC 75中。DMAC 75通過數據輸入-輸出總線DIO將用于讀取的起始地址寫入ROM 76，同時發出一個允許寫信號XWE至ROM 76。如圖11中所示，用于自ROM 76讀出的起始地址標示ROM存儲器映象內對應于所選線的校正數據的起始地址。CTL 77發出對應于由Vsync和Hsync確定的行號的用于讀取校正數據的起始地址。
(2)在寫入用于讀取的起始地址后，DMAC 75自ROM 76中通過數據總線DIO讀取線#0校正數據，同時發出一個允許讀信號XOE。ROM 76順序地輸出對應于XOE上LOW脈沖計數的校正數據。
(3)讀入DMAC 75的線#0校正數據(CRDATA)被傳輸至驅動器IC 74(k)內的移位寄存器702。通過與時鐘CLK同步地每次將移位寄存器702移位一位而將校正數據順序地傳輸至移位寄存器702內。
當線#0校正數據正在讀入移位寄存器702中時，寄存器701保持作為最后一條線的線#2的校正數據。保持于寄存器701內的線#2校正數據輸出至驅動電路73，以及當校正數據保持于寄存器701內時照亮線#2的LED。
當輸入下一個Hsync脈沖時，自DMAC 75發出一個鎖存信號(LATCH)至寄存器701，存于移位寄存器702內的線#0校正數據立即全部傳輸至寄存器701并開始照亮線#0的LED。隨后，自CTL 77向DMAC 75輸入用于讀取線#1校正數據的起始地址。用以上所述的相同方式，DMAC 75自ROM 76讀取線#1的校正數據并將其寫入移位寄存器702中。
以此方式，當先前的線正被照亮時，同時完成用于校正待照亮的下一條線的每個象素的數據的輸入操作。就在從一條線切換照亮至下一條之前，輸入至移位寄存器702的校正數據傳輸至并保持于寄存器701中。根據此保持的校正數據，校正電路79通過補償接通的顯示線的每個LED的量度差別而校正圖象數據。通過連續地重復這些操作，在整個顯示期間實現LED亮度校正。
有時候，將校正數據傳輸至移位寄存器702內的操作必須在照亮一條顯示線的時間內完成。因此例如使用每條線中沒有太多圖象數據位的LED單元的大規模LED顯示屏那樣的圖象顯示設備適合于實際上實現通過移位寄存器傳輸數據。
此處描述一個用作ROM 76的其中以串行方式讀出數據的串行EEROM。然而，一個具有n位地址和數據總線的EEPROM也可用作ROM 76。此外，所描述的DMAC 75與移位寄存器702之間的校正數據傳輸是通過一條串行總線的，但也可通過并行總線完成數據傳輸。
對于全顏色LED顯示的情況，每個象素由三種RGB顏色LED組成。每個相應的RGB顏色的圖象數據可用以上所述的相同方式進行校正。
以上描述的各實施例是作為個別的用于使每個特性易于理解而提出的個別實施例。圖1和2中所示圖象顯示設備具有一個切換電路部件，用于將發光設備的公共電源線接地以便將積累的電荷放電。圖5和6中所示圖象顯示設備配置為具有一個校正數據存儲部件，它具有一個用于存儲第一校正數據和禁止寫入存儲器的第一存儲器和一個可以寫入的第二存儲器。在圖8和9中所示圖象顯示設備中，每當從圖象數據校正部件中輸出一行校正數據至水平驅動部件時，即自校正數據存儲部件中讀取下一行校正數據。當然，可以使用以上描述的所有電路來實現一個最理想的圖象顯示設備。
由于本發明可以用不同方式實施而不背離其主要特性的實質，因此本實施體只是闡述性的而非限制性的，因為本發明的范圍是由所附權利要求書而不是它們之前的說明書所規定的，因此所有包括于權利要求書的要求和界限之內或這些要求和界限的等效內容之內的改變都應由權利要求書所包含。
權利要求
1.一種圖象顯示設備，包括(a)一個由按照m行n列矩陣排列的多個LED發光設備組成的顯示部件；(b)一個用于選擇所述顯示部件的每一連續行和連至每條線的電源電流的垂直驅動部件；(c)一個向顯示部件的每一列提供對應于所選線的圖象數據的驅動電流的水平驅動部件；(d)一個圖象數據校正部件，用于根據存于校正數據存儲部件中的校正數據來校正外部輸入的圖象數據，輸出校正的數據至水平驅動部件，及每當輸出一行校正段圖象數據至水平驅動部件時，即自校正數據存儲部件中讀出一行校正數據；及(e)一個用于存儲校正數據的校正數據存儲部件，所述校正數據用于針對每個象素的LED特性差別而校正外部輸入的圖象數據。
2.如權利要求1中所述圖象顯示設備，其中所述圖象數據校正部件配備有用于存儲至少一行校正數據的緩存。
3.如權利要求2中所述圖象顯示設備，其中當所述圖象數據校正部件輸出一行校正的圖象數據至水平驅動部件時，它從校正數據存儲部件中讀取下一行校正數據。
4.如權利要求2中所述圖象顯示設備，其中緩存配備有移位寄存器，及其特征在于通過每個移位寄存器連續地每次移位一位而直接讀取校正數據。
5.如權利要求2中所述圖象顯示設備，其中緩存包括兩級互連的寄存器。當第一寄存器輸出一行校正數據時，第二寄存器即讀入下一行校正數據，及每當完成一行校正數據的輸出和讀入時，第二寄存器即傳輸校正數據至第一寄存器。
6.如權利要求5中所述圖象顯示設備，其中第二寄存器是一個移位寄存器，其特征在于連續地每次移位一位而直接讀取校正數據。
7.如權利要求1中所述圖象顯示設備，其中所述圖象顯示設備將全部圖象數據劃分為各部分并顯示一部分。
8.如權利要求1中所述圖象顯示設備，其中作為LED的發光設備是三種顏色的，即紅、綠和藍(RGB)的LED。
全文摘要
圖象顯示設備配備有一個點矩陣發光設備，驅動電路和切換電路。點矩陣是多個排列在m行n列的矩陣中的發光設備及每一行內每個發光設備的一端則連至一條公共電源線。驅動電路根據輸入的照亮信號控制發光設備為接通或不接通。在接通狀態中，切換電路使公共電源線浮空，而在不接通狀態中，將所有公共電源線接地放電。
文檔編號G09G3/32GK1495695SQ031278
公開日2004年5月12日 申請日期2000年7月7日 優先權日1999年7月8日
發明者辻隆平, y 申請人:日亞化學工業株式會社